[發(fā)明專利]斷路器二次接線循環(huán)檢測系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201110311318.8
• 申請日: 2011-10-14
• 公開（公告）號: CN102508152A
• 公開（公告）日: 2012-06-20
• 發(fā)明（設計）人: 金基平;趙建龍;郭利勤
• 申請（專利權）人: 西安博能電力技術有限公司
• 主分類號: G01R31/327
• 分類號: G01R31/327
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 張倩

技術領域

本發(fā)明涉及斷路器二次接線循環(huán)檢測系統(tǒng)及方法。

背景技術

斷路器二次接線檢測是針對斷路器二次回路中元器件之間的接線、控制合，分，儲能動作的接線以及輔助觸點的接線等接線關系的檢測。

針對二次接線檢測，目前大多采用萬用表來測量連接線之間的通斷關系，雖然通過現有測試設備也能達到檢測的目的，但是還存在缺陷：

一、通過現有測試設備智能檢測固定常用的幾種型號斷路器的二次接線通斷關系，檢測很局限；

二、在檢測過程中只檢測斷路器二次接線設置連通的點，其它不設置的點不做任何處理，檢測不全面。

發(fā)明內容

為了解決現有的二次接線檢測方式檢測局限、檢測不全面的技術問題，本發(fā)明提供一種斷路器二次接線循環(huán)檢測方法。

本發(fā)明的技術解決方案：

斷路器二次接線循環(huán)檢測系統(tǒng)，包括上位機、數據采集卡、第一可編程邏輯控制器FPGA1、多個施加電壓電路、多個檢測電壓電路以及第二可編程邏輯控制器FPGA2，施加電壓電路和檢測電壓電路的數量與節(jié)點數量相等；每個施加電壓電路和檢測電壓電路均與待測斷路器的一個節(jié)點i_n連接；

所述采集卡設置在上位機上，所述數據采集卡控制第一可編程邏輯控制器，所述第一可編程邏輯控制器控制多個施加電壓電路的選通，

所述數據采集卡控制第二可編程邏輯控制器FPGA2，所述第二可編程邏輯控制器FPGA2控制多個檢測電壓電路的選通，所述多個檢測電壓電路輸出結果通過第二可編程邏輯控制器上傳給上位機。

上述第一可編程邏輯控制器FPGA1包括第一譯碼器，所述第一譯碼器用于接收數據采集卡發(fā)送的數字量(DO0-DO5)并譯碼成64路數字信號一對一的輸入給施加電壓電路。

上述第二可編程邏輯控制器FPGA2包括第二譯碼器和第三譯碼器，所述第二譯碼器用于接收數據采集卡發(fā)送的數字量(DO6-DO11)并譯碼成64路數字信號一對一的輸入給檢測電壓電路，所述第三譯碼器用于對檢測電壓電路發(fā)送的檢測結果進行譯碼輸出數字量(DI0)并上傳給上位機。

斷路器二次接線循環(huán)檢測方法，其特殊之處在于：包括以下步驟：

1】將待測斷路器的節(jié)點依次編號為i₁、i₂、……i_n，n為自然數；

2】取i₁作為施加電壓節(jié)點，

3】第一可編程邏輯控制器FPGA1選擇相應的施加電壓電路給該節(jié)點施加電壓；

4】第二可編程邏輯控制器FPGA2中的第二譯碼器依次檢測所有節(jié)點是否帶電：

若帶電，則電壓檢測電路輸出高電平給第二可編程邏輯控制器中的第三譯碼器，第三譯碼器譯碼輸出“1”后上傳給上位機；

若不帶電，則電壓檢測電路輸出低電平給第二可編程邏輯控制器中的第三譯碼器，第三譯碼器譯碼輸出“1”后上傳給上位機；

5】取i₂作為施加電壓節(jié)點，重復步驟3】和步驟4]；

直至取i_n作為施加電壓節(jié)點進行檢測。

本發(fā)明所具有的優(yōu)點：

1、本發(fā)明通過上位機控制可編程邏輯控制器，控制施加電壓電路和電壓檢測電路，實現斷路器就節(jié)點通斷的自動檢測，提高斷路器的檢測效率，避免了人為檢測失誤。

2、本發(fā)明通過上位機控制可編程邏輯控制器，控制施加電壓電路和電壓檢測電路，實現斷路器節(jié)點通斷的全面檢測，克服了現有的檢測設備的局限性。

附圖說明

圖1為本發(fā)明的系統(tǒng)示意圖；

圖2為本發(fā)明的系統(tǒng)原理框圖；

圖3為本發(fā)明第一可編程邏輯控制器的結構示意圖；

圖4為本發(fā)明第二可編程邏輯控制器的結構示意圖；

圖5為本發(fā)明數據采集卡控制可編程邏輯控制器的示意圖；

圖6為本發(fā)明實施例檢測的矩陣結果示意圖；

圖7為本發(fā)明一種實施例中斷路器二次接線循環(huán)檢測流程圖；

圖8為本發(fā)明施加電壓電路圖；

圖9為本發(fā)明檢測電壓電路。

具體實施方式

斷路器二次接線循環(huán)檢測系統(tǒng)，包括上位機、數據采集卡、第一可編程邏輯控制器FPGA1、多個施加電壓電路、多個檢測電壓電路以及第二可編程邏輯控制器FPGA2，待測斷路器包括依次排列的i節(jié)點，最后一個節(jié)點定義為imax；其中i、imax均為自然數，施加電壓電路和檢測電壓電路的數量與節(jié)點數量相等；