[發(fā)明專利]一種高性能金屬-氧化物-金屬電容及其制作方法

有效

• 申請?zhí)枺?/td>: 201110307976.X
• 申請日: 2011-10-12
• 公開（公告）號: CN102446891A
• 公開（公告）日: 2012-05-09
• 發(fā)明（設(shè)計）人: 胡友存;李磊;張亮;姬峰;陳玉文
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/02;H01L21/768
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及一種MOM（metal-oxide-metal）電容及其制作方法，屬于集成電路制造，尤其涉及一種高性能金屬-氧化物-金屬電容及其制作方法。

背景技術(shù)

隨著CMOS器件尺寸的不斷縮小，其后段互聯(lián)所用的介電質(zhì)的介電常數(shù)k也不斷降低，人們也在不斷尋找新的介電質(zhì)材料，從最初單純的二氧化硅發(fā)展到了FSG、SiOC，直到45nm節(jié)點一下的多孔的超低k薄膜。

參考圖1和圖2所示出的現(xiàn)有技術(shù)的屬-氧化物-金屬電容的結(jié)構(gòu)示意圖，其中，為了更好的進(jìn)行說明，圖1劃分了銅互連區(qū)域1和金屬-氧化物-金屬電容區(qū)域1，圖2為圖1中A-A’線處的截面圖，可以發(fā)現(xiàn)，銅互連區(qū)域1和金屬-氧化物-金屬電容區(qū)域2中，都采用的是低K值薄膜3。

目前的技術(shù)發(fā)展是，隨著薄膜k值的降低，在互連中集成相同大小的電容C就需要更大的面積（C∝K），面積的浪費(fèi)就增加了芯片的制作成本。

因此，提供一種能夠有效提高金屬-氧化物-金屬電容性能，同時互連結(jié)構(gòu)采用低K薄膜的結(jié)構(gòu)就顯得尤為重要了。

發(fā)明內(nèi)容

本發(fā)明的目的是是用選擇性的光刻來實現(xiàn)高k和低k薄膜，從而在高k薄膜上實現(xiàn)高性能MOM，而能保持傳統(tǒng)互連低k的優(yōu)越性。

本發(fā)明公開一種高性能金屬-氧化物-金屬電容，其中，包括：

形成在第一刻蝕阻擋層上的第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域，所述第一介電層薄膜上覆蓋有第一低K值介電層薄膜；

形成在第二刻蝕阻擋層上的第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域，所述第二介電層薄膜上覆蓋有第二低K值介電層薄膜；

所述第二刻蝕阻擋層覆蓋所述第一低K值介電層薄膜，所述第二高K值區(qū)域位于所述第一高K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；

位于所述第一高K值區(qū)域和第一低K值區(qū)域上方的所述第一低K值介電層薄膜中分別設(shè)置有金屬填充的若干下溝槽，位于第二高K值區(qū)域和第二低K值區(qū)域上方的所述第二低K值介電層薄膜中分別設(shè)置有金屬填充的若干上溝槽，每一個上溝槽在豎直方向上至少對應(yīng)一個下溝槽；

豎直貫穿第二低K值介電層薄膜、第二介電層薄膜和第二刻蝕阻擋層的接觸孔，每一個接觸孔分別與一個第二低K值區(qū)域上方的上溝槽在豎直方向上重合，并接觸位于所述接觸孔豎直下方的下溝槽。

上述的高性能金屬-氧化物-金屬電容，其中，所述第一高K值區(qū)域的材料為USG，F(xiàn)SG，BD，BD1或BDII中一種，所述第一低K值介電層薄膜以及所述第一低K值區(qū)域的材料為USG，F(xiàn)SG，BD，BD1或BDII中比所述第一高K值區(qū)域K值低的一種，。

上述的高性能金屬-氧化物-金屬電容，其中，所述第一高K值區(qū)域和第二高K值區(qū)域的材料相同，所述第一低K值區(qū)域和第二低K值區(qū)域的材料相同，所述第一低K值介電層薄膜和第二低K值介電層薄膜的材料相同。

上述的高性能金屬-氧化物-金屬電容，其中，所述第一介電層薄膜和所述第二介電層薄膜厚度相同，所述第一低K值介電層薄膜和第二低K值介電層薄膜的厚度相同。

上述的高性能金屬-氧化物-金屬電容，其中，所述第一介電層薄膜和所述第二介電層薄膜厚度取值范圍均為1000~10000A，所述第一低K值介電層薄膜和第二低K值介電層薄膜厚度取值范圍均為1000~10000A。

根據(jù)本發(fā)明的另一個方面，還公開一種高性能金屬-氧化物-金屬電容的制作方法，其中，包括如下步驟：

提供一淀積有第一刻蝕阻擋層的晶圓；

在所述第一刻蝕阻擋層上淀積第一介電層薄膜，所述第一介電層薄膜包括第一高K值區(qū)域和第一低K值區(qū)域；

淀積第一低K值介電層薄膜覆蓋所述第一介電層薄膜；

在位于第一高K值區(qū)域和第一低K值區(qū)域上方的所述第一低K值介電層薄膜中分別刻蝕若干下溝槽并填充金屬；

化學(xué)機(jī)械平坦化所述第一低K值介電層薄膜；

淀積第二刻蝕阻擋層覆蓋所述第一低K值介電層薄膜；

在所述第二刻蝕阻擋層上淀積第二介電層薄膜，所述第二介電層薄膜包括第二高K值區(qū)域和第二低K值區(qū)域，所述第二高K值區(qū)域位于所述第一高K值區(qū)域的豎直上方，所述第二低K值區(qū)域位于所述第一低K值區(qū)域的豎直上方；

淀積第二低K值介電層薄膜覆蓋所述第二介電層薄膜；