[發明專利]一種開關負載諧波抑制混頻器

有效

• 申請號: 201110307246.X
• 申請日: 2011-10-11
• 公開（公告）號: CN102394567A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: 陳超;吳建輝;黃成;趙強;王旭東;張理振;白春風;溫俊峰
• 申請（專利權）人: 東南大學
• 主分類號: H03D7/12
• 分類號: H03D7/12
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

1.一種開關負載諧波抑制混頻器，其特征在于：該混頻器包括兩個由跨導管與雙平衡混頻開關構成的諧波抑制混頻器主體電路、和一個時變負載控制時鐘產生電路，所述諧波抑制混頻器主體電路包括混頻核心電路、開關負載級、輸出緩沖級三部分：

所述混頻核心電路包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M5)和第六NMOS管(M6)；所述開關負載級包括第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第四電阻(R4)和相對應的負載切換開關第七PMOS管(M7)；其中，第一電阻(R1)和第二電阻(R2)的阻值相等，第三電阻(R3)和第四電阻(R4)的阻值相等，且第一電阻(R1)的阻值是第三電阻(R3)的阻值的倍；所述輸出緩沖級包括第八NMOS管(M8)、第九NMOS管(M9)、第十NMOS管(M10)，第十一NMOS管(M11)和電容(C0)；

第一NMOS管(M1)的柵極接射頻輸入信號的正極(RF+)，源極接地(GND)，漏極接第三NMOS管(M3)和第四NMOS管(M4)的源極；第二NMOS管(M2)的柵極接射頻輸入信號的負級(RF-)，源極接地(GND)，漏極接第五NMOS管(M5)和第六NMOS管(M6)的源極；第一負載電阻(R1)一端接電源(VDD)，另一端接第三電阻(R3)的一端和第七PMOS管(M7)的源極，第三電阻(R3)的另一端接第三NMOS管(M3)的漏極；第二負載電阻(R2)一端接電源(VDD)，另一端接第四電阻(R4)的一端和第七PMOS管(M7)的漏極，第四電阻(R4)的另一端接第六NMOS管(M6)的漏極；第八NMOS管(M8)的漏極接電源(VDD)，柵極接第四NMOS管(M4)的漏極，源極接第十NMOS管(M10)的漏極；第九NMOS管(M9)的漏極接電源(VDD)，柵極接第五NMOS管(M5)的漏極，源極接第十一NMOS管(M11)的漏極；第十NMOS管(M10)的柵極接偏置電壓，源極接地(GND)；第十一NMOS管(M11)的柵極接偏置電壓，源極接地(GND)；電容(C0)的兩端分別連接第十NMOS管(M10)的漏極和第十一NMOS管(M11)的漏極；

所述兩個諧波抑制混頻器主體電路分別記為I路諧波抑制混頻器主體電路和Q路諧波抑制混頻器主體電路；

所述時變負載控制時鐘產生電路包括兩個D觸發器級聯，其中一個D觸發器級聯包括第一D觸發器(I1)、第二D觸發器(I2)和第一緩沖器(Buff1)，構成產生開關負載控制信號的第一二分頻電路，另一個D觸發器級聯包括第三D觸發器(I3)、第四D觸發器(I4)和第二緩沖器(Buff2)、第三緩沖器(Buff3)，構成產生本振信號的第二二分頻電路；

第一D觸發器(I1)的時鐘信號端CLK接頻率綜合器輸出信號正極(VCO+)，第二D觸發器(I2)的時鐘信號端CLK接頻率綜合器輸出信號負極(VCO-)；第一D觸發器(I1)的輸出端Q接第二D觸發器(I2)的輸入端D，第一D觸發器(I1)的輸出端接第二D觸發器(I2)的輸入端第二D觸發器(I2)的輸出端Q接第一D觸發器(I1)的輸入端第二D觸發器(I2)的輸出端接第一D觸發器(I1)的輸入端D；第二D觸發器(I2)的差分輸出端接第一緩沖器(Buff1)的輸入端，第一緩沖器(Buff1)的輸出端為兩路開關負載控制信號，分別記為對應I路諧波抑制混頻器主體電路的時變負載控制信號T1I、和對應Q路諧波抑制混頻器主體電路的時變負載控制信號T1Q；第三D觸發器(I3)的時鐘信號端CLK接第一D觸發器(I1)的輸出端第四D觸發器(I4)的時鐘信號端CLK接第一D觸發器(I1)的輸出端Q；第三D觸發器(I3)的輸出端Q接第四D觸發器(I4)的輸入端D，第三D觸發器(I3)的輸出端接第四D觸發器(I4)的輸入端第四D觸發器(I4)的輸出端Q接第三D觸發器(I3)的輸入端第四D觸發器(I4)的輸出端接第三D觸發器(I3)的輸入端D；第三D觸發器(I3)的差分輸出端接第二緩沖器(Buff2)的輸入端，第二緩沖器(Buff2)的輸出端為對應Q路諧波抑制混頻器主體電路的本振信號正極LOQ+、和本振信號負極LOQ-；第四D觸發器(I4)的差分輸出端接第三緩沖器(Buff3)的輸入端，第三緩沖器(Buff3)的輸出端為對應I路諧波抑制混頻器主體電路的本振信號正極LOI+、和本振信號負極LOI-；

在I路諧波抑制混頻器主體電路中，第七PMOS管(M7)的柵極接開關負載控制信號T1I，第三NMOS管(M3)和第六NMOS管(M6)的柵極接本振信號正極LOI+，第四NMOS管(M4)和第五NMOS管(M5)的柵極接本振信號負極LOI-；在Q路諧波抑制混頻器主體電路中，第七PMOS管(M7)的柵極接開關負載控制信號T1Q，第三NMOS管(M3)和第六NMOS管(M6)的柵極接本振信號正極LOQ+，第四NMOS管(M4)和第五NMOS管(M5)的柵極接本振信號負極LOQ-。