[發(fā)明專利]一種基于可重構(gòu)技術(shù)的AVS反變換的實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201110303689.1
• 申請日: 2011-10-10
• 公開（公告）號: CN102438149A
• 公開（公告）日: 2012-05-02
• 發(fā)明（設(shè)計）人: 王浩;熊一舟;何衛(wèi)鋒;繩偉光;毛志剛
• 申請（專利權(quán)）人: 上海交通大學(xué)
• 主分類號: H04N7/30
• 分類號: H04N7/30;H04N7/26
• 代理公司: 上海漢聲知識產(chǎn)權(quán)代理有限公司 31236
• 代理人: 郭國中

技術(shù)領(lǐng)域

本發(fā)明涉及的是一種嵌入式視頻解碼領(lǐng)域的方法，具體的說，涉及的是一種一種基于可重構(gòu)技術(shù)的AVS反變換的實現(xiàn)方法。

背景技術(shù)

隨著視頻標(biāo)準(zhǔn)的發(fā)展，視頻壓縮的效果和性能越來越好，但其復(fù)雜度和計算量也大大增加。相應(yīng)的，在解碼端要實現(xiàn)實時解碼，對硬件的數(shù)據(jù)并行性和計算效率提出了很高的要求。

標(biāo)準(zhǔn)（Audio?and?Video?Coding?Standard）是我國提出的具備自主知識產(chǎn)權(quán)的第二代信源編碼標(biāo)準(zhǔn)，編碼效率與H.264相當(dāng)。其視頻部分在2006年正式成為國家標(biāo)準(zhǔn)。

變換編碼是在圖像和視頻壓縮中去除像素的空間相關(guān)性、減少數(shù)據(jù)量的重要方法。離散余弦變換（DCT:?Discrete?Cosine?Transform）是非常成熟的變換編碼的技術(shù)。對于像素塊大小為N×N的樣本點，其二維DCT的定義如下：

相應(yīng)的，在解碼端需要進行反離散余弦變換（IDCT:?Inverse?DCT）,?其二維IDCT的定義如下：

根據(jù)AVS視頻標(biāo)準(zhǔn)的文檔，反變換是以二維IDCT為基礎(chǔ)改進的算法，首先是通過對系數(shù)的縮放，將浮點運算變?yōu)檎麛?shù)運算，其次是整個反變換以矩陣相乘的形式給出，分為水平反變換和垂直反變換兩個主要步驟。變換的過程如下：

首先，對變換系數(shù)矩陣CoeffMatrix進行如下水平反變換：

從

第二步，對矩陣H^,,中的每個系數(shù)加4再右移3位，得到矩陣。

第三步，對矩陣進行如下垂直反變換：

其中，H表示反變換后的8×8矩陣。值范圍應(yīng)為

這樣，就得到了供下一解碼步驟使用的殘差矩陣系數(shù)。

傳統(tǒng)上，執(zhí)行一個算法的方式主要有兩種：通用處理器和專用集成電路（ASIC：Application?Specific?Integrated?Circuit）。通用處理器可以通過軟件編程來執(zhí)行各種算法，十分靈活，但是在性能、功耗和面積上往往不能達到要求。而ASIC是針對特定算法進行設(shè)計，可以達到很高的性能，同時面積和功耗也比較小，但是不能執(zhí)行別的算法，靈活性差。而且設(shè)計ASIC需要完成一系列負責(zé)的流程，研發(fā)周期很長，經(jīng)常難以滿足產(chǎn)品上市時間的要求，同時研發(fā)費用很高，特別是隨著芯片工藝尺寸的縮小，成本更是成倍增加。因此對一種新的計算技術(shù)的需求十分迫切。

可重構(gòu)計算技術(shù)就是在這種背景下出現(xiàn)的，目的是填補兩者之間的空白，在性能和靈活性上做一個折中。可重構(gòu)計算的核心部分是多個功能單元組成的陣列，并且有靈活的互聯(lián)連接它們。根據(jù)功能單元的粒度大小，可以分為細粒度和粗粒度陣列。FPGA是一種典型的細粒度可重構(gòu)陣列，以查找表為最小粒度單元，其出現(xiàn)較早，比較成熟，現(xiàn)在有著很廣泛的應(yīng)用。但是隨著算法的規(guī)模和復(fù)雜度增加，F(xiàn)PGA的單元數(shù)量和互聯(lián)面積劇增，同時功耗增大。粗粒度陣列一般以字長寬度的算術(shù)邏輯單元（Arithmetic?Logic?Unit）為最小粒度單元，非常適合大規(guī)模計算密集型的應(yīng)用，例如視頻編解碼、圖像處理、無線通信和數(shù)據(jù)加密等。本專利就是基于一個粗粒度可重構(gòu)陣列的計算系統(tǒng)來實現(xiàn)AVS的反變換。

發(fā)明內(nèi)容

本發(fā)明的目的是針對現(xiàn)有技術(shù)的不足，提出一種基于可重構(gòu)技術(shù)的AVS反變換的實現(xiàn)方法，將AVS標(biāo)準(zhǔn)的8×8反變換映射到可重構(gòu)陣列上執(zhí)行，利用可重構(gòu)陣列計算單元多，并行度大的優(yōu)勢，加速反變換的執(zhí)行速度，使其達到實時解碼的要求。

本發(fā)明是通過以下的技術(shù)方案實現(xiàn)的，本發(fā)明一種基于可重構(gòu)技術(shù)的AVS反變換的實現(xiàn)方法，包括以下步驟：

首先，進行算法分析，即分析算法的C代碼，提取出算法的數(shù)據(jù)流圖（DFG：Data?Flow?Graph），得到算法的數(shù)據(jù)傳輸需求；

然后，根據(jù)算法分析的結(jié)果和可重構(gòu)陣列的架構(gòu)，對DFG進行分割和映射，設(shè)計出最優(yōu)的數(shù)據(jù)傳輸?shù)姆桨福?/b>

其次，根據(jù)上面兩步的結(jié)果，利用配置工具，生成可重構(gòu)陣列的配置字；