[發明專利]半導體元件及半導體元件的制造方法

無效

• 申請號: 201110301069.4
• 申請日: 2011-08-31
• 公開（公告）號: CN102694025A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: 內原士
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 徐殿軍

本申請基于2011年3月25日提出的No.2011-067087主張優先權，并將其所有內容援引到本申請的說明書中。?

技術領域

本發明涉及半導體元件及半導體元件的制造方法。?

背景技術

在功率半導體元件中，要求實現導通電阻的降低。為了與這些要求相對應，近年來，提出了三維的半導體元件，其不僅在半導體基板的表面而且在半導體基板的垂直方向形成溝道區域。在三維的半導體元件中，在與半導體基板的表面大致垂直的方向上分別延伸設置源極區域、襯底(base)區域、漏極區域，并設有溝槽狀的柵電極。通過將半導體元件設定為上述的構造，溝道區域在與半導體基板的表面大致平行的方向上形成，并且，溝道區域也在與半導體基板的表面大致垂直的方向上形成。其結果，溝道密度提高，半導體元件的導通電阻降低。?

發明內容

本發明的實施方式提供一種半導體元件及其制造方法，在三維的半導體元件中能夠更有效地降低導通電阻。?

實施方式的半導體元件，其具備：漏極層，具有表面及背面；漂移區域，從所述漏極層的表面直到內部地、選擇性地設于所述漏極層；襯底區域，從所述漂移區域的表面直到內部地、選擇性地設于所述漂移區域；源極區域，從所述襯底區域的表面直到內部地、選擇性地設于所述襯底區域；第一、第二金屬層，從所述源極區域或所述漏極層的至少一方的表面直到內部地、選擇性地設于所述源極區域或所述漏極層的至少一方；溝槽狀的柵電極，在與所述漏極層的表面大致平行的方向上，從所述源極區域的一部分貫通與所述源極區域的至少一部分鄰接的襯底區域，并到達所述漂移區域的一部分；源電極，與所述第一金屬層連接；以及漏電極，與所述漏極層或所述第二金屬層連接。?

根據本發明的實施方式，可提供能夠更有效地降低三維半導體元件的導通電阻的半導體元件及其制造方法。?

附圖說明

圖1是第一實施方式的半導體裝置的主要部分立體示意圖；?

圖2A及圖2B是第一實施方式的半導體元件的主要部分示意圖；?

圖3是第一實施方式的半導體裝置的主要部分平面示意圖；?

圖4A～圖4I是第一實施方式的半導體元件的制造工序的說明圖；?

圖5是第一實施方式的其它例的半導體裝置的主要部分剖面示意圖；?

圖6A及圖6B是第二實施方式的半導體元件的主要部分示意圖；?

圖7A～圖7C是第二實施方式的半導體元件的制造工序的說明圖；?

圖8是第二實施方式的其它例的半導體裝置的主要部分剖面示意圖；?

圖9A及圖9B是第三實施方式的半導體元件的主要部分示意圖；?

圖10A～圖10C是第三實施方式的半導體元件的制造工序的說明圖；?

圖11是第三實施方式的其它例的半導體裝置的主要部分剖面示意圖；?

圖12是第四實施方式的半導體元件的主要部分示意圖；?

圖13是第四實施方式的其它例的半導體元件的主要部分剖面示意圖；?

圖14A及圖14B是第五實施方式的半導體元件的主要部分示意圖；?

圖15A～圖15F是第五實施方式的半導體元件的制造工序的說明圖；?

圖16是表示距離L和半導體元件的耐壓的關系的圖；?

圖17、圖18A及圖18B是第五實施方式的其它例的半導體元件的主要部分示意圖。?

具體實施方式

下面，參照附圖對各實施方式進行說明。將形成有后述的源電極的面設定為表面，將與該表面對置的面定義為背面。?

(第一實施方式)?

圖1是第一實施方式的半導體裝置100的主要部分立體示意圖。第一一實施方式的半導體裝置100具備多個后述的半導體元件1。圖2A及圖2B是區域A所示的半導體元件1的主要部分示意圖。圖2A是半導體元件1的主要部分立體示意圖。圖2B是圖2A的X-Y位置的剖面示意圖。圖3是第一實施方式的半導體裝置100?的主要部分平面示意圖。圖1、圖2A及圖3省略后述的漏電極40及源電極41的圖示。?

(半導體元件1的構造)?

半導體元件1為三維的MOSFET。如圖2A及圖2B所示，半導體元件1具備：n⁺型(第一導電型)的漏極層10、漂移區域11、p型(第二導電型)的襯底區域12、n型(第一導電型)的源極區域13、金屬層14、柵極絕緣膜20、柵電極21、漏電極40、源電極41、通孔電極45、層間絕緣膜46。?