[發明專利]閃存

有效

• 申請號: 201110300758.3
• 申請日: 2011-09-28
• 公開（公告）號: CN102394109A
• 公開（公告）日: 2012-03-28
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C16/34
• 分類號: G11C16/34;G11C16/24
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體存儲器，特別涉及一種閃存。

背景技術

存儲器用于存儲大量的數字信息。目前存在著眾多類型的存儲器，如RAM(隨機存儲器)、DRAM(動態隨機存儲器)、ROM(只讀存儲器)、EPROM(可擦除可編程只讀存儲器)、FLASH(閃存)等等。其中，閃存已經成為非易失性半導體存儲技術的主流。目前的閃存依據其中存儲單元器件結構的不同而被分為疊柵式閃存和分裂柵式閃存，其中分裂柵式閃存因為有效地避免了過擦除效應以及具有更高的編程效率而得到了廣泛應用。

圖1示出了現有技術的一種分裂柵式存儲單元的器件結構示意圖，圖2是圖1所示器件的分裂柵等效結構示意圖。參考圖1和圖2，所述存儲單元10包括：半導體襯底100；在所述半導體襯底100中間隔設置的源極區域200和漏極區域300；位于所述源極區域200與所述漏極區域300之間的溝道區800；半導體襯底100上的第一浮柵520和第二浮柵620；各自位于第一浮柵520和第二浮柵620上的第一控制柵510(對應于圖2中所示的CG0)和第二控制柵610(對應于圖2中所示的CG1)；隔離第一浮柵520和第二浮柵620的絕緣氧化層700；以及絕緣氧化層700上的選擇柵400。其中，所述源極區域200和漏極區域300分別對應連接位線BL1和BL0。

繼續參考圖1和圖2，所述存儲單元以其存儲數據的劃分可包括兩個子存儲單元cell0和cell1。其中cell0的數據存儲于第一浮柵520，cell1的數據存儲于第二浮柵620。以下以cell1為例，說明其編程操作的工作過程：與所述選擇柵400相連的字線WL上被施加字線電壓V_W，例如1～2V；與源極區域200相連的位線BL1上被施加一電壓V_S，例如0.1～0.6V；與漏極區域300相連的位線BL0上被施加一電壓V_D，例如2.5V～5.5V；第二控制柵610(CG1)上被施加一編程電壓V_PROG，例如5～9V；對于不需要編程的存儲單元cell0來說，其第一控制柵510(CG0)上被施加一電壓V_PASS，例如2～6V。這樣保持了溝道800中電流的導通，保證了編程所需的電流通過，從而熱電子注入到所述存儲單元cell1的第二浮柵620中，完成編程操作。

圖3所示的是現有技術的一種分裂柵式存儲器。如圖3所示，所述存儲器包括：包含多個存儲單元的存儲單元陣列和預充電單元20，所述多個存儲單元均為圖1所示的分裂柵式存儲單元。

所述預充電單元20，包括多個對應連接于各條位線(BL<0>～BL<k>)的調整晶體管(m<0>～m<k>)，為各條位線(BL<0>～BL<k>)提供所需的工作電壓。

現有技術中，在對圖3中的目標存儲單元M1進行編程操作時，字線WL<0>上被施加一字線電壓V_W，用于選通目標存儲單元M1所在的這一行的存儲單元；位線BL<2>和位線BL<3>上被施加相同的電壓V_S；位線BL<1>上被施加一電壓VD；其他位線(包括位線BL<0>)被所述預充電單元20預充至一預定電壓Vinh，然后懸空。具體地，如圖3所示，所述各個調整晶體管(m<0>～m<k>)在預充電控制信號PRE為高電平時導通，對各條位線(BL<0>～BL<k>)進行預充電，在預充電控制信號PRE為低電平時斷開，將各條位線(BL<0>～BL<k>)懸空。其中，目標存儲單元M1的選擇柵與源極之間的電壓差(即字線WL<0>與位線BL<2>之間的電壓差)大于其閾值電壓；并且其漏極與源極之間的電壓差(位線BL<1>與位線BL<2>之間的電壓差)大于編程所需的電壓。因此，可以看出，對圖3所示的存儲器編程時必須同時滿足兩個條件：一是與存儲單元的選擇柵連接的字線上的電壓，以及與其源極連接的位線上的電壓之間的電壓差大于其閾值電壓；二是與存儲單元的漏極和源極連接的位線上的電壓差大于編程所需的電壓。