[發(fā)明專利]時(shí)鐘變換與鎖定方法及其電路

有效

• 申請?zhí)枺?/td>: 201110293086.8
• 申請日: 2011-09-30
• 公開（公告）號(hào): CN102427365A
• 公開（公告）日: 2012-04-25
• 發(fā)明（設(shè)計(jì)）人: 帥濤;梁旭文;張軍;易爭榮;劉亞歡;黃康;聶偉;龔文斌;任前義;趙笙罡;劉靜;劉彬;胡偉圣;洪霞
• 申請（專利權(quán)）人: 上海微小衛(wèi)星工程中心
• 主分類號(hào): H03L7/18
• 分類號(hào): H03L7/18;H03L7/099
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽;孫佳胤

技術(shù)領(lǐng)域

本發(fā)明涉及通信和導(dǎo)航領(lǐng)域，尤其涉及時(shí)鐘變換與鎖定方法及其電路。

背景技術(shù)

在通信和導(dǎo)航系統(tǒng)中，為了實(shí)現(xiàn)頻率轉(zhuǎn)換和鎖定，目前常用的是基準(zhǔn)時(shí)鐘、射頻時(shí)鐘或其他使用時(shí)鐘，并采用倍頻或分頻的頻率變換方式得到設(shè)備所需的各種頻率，通過設(shè)計(jì)合適的鎖倍組件來實(shí)現(xiàn)。

用鎖相環(huán)技術(shù)可以實(shí)現(xiàn)倍頻，輸出穩(wěn)定的倍頻時(shí)鐘，且輸出時(shí)鐘相位與輸入時(shí)鐘相位關(guān)系恒定，并且在某些設(shè)計(jì)中，這種相位關(guān)系還可以根據(jù)系統(tǒng)需要進(jìn)行調(diào)整。但這種方法的缺點(diǎn)在于，鎖相環(huán)有一定的帶寬，對(duì)輸入時(shí)鐘的頻率范圍有要求，只能對(duì)一定頻率范圍的時(shí)鐘進(jìn)行倍頻處理，例如某些邏輯器件廠家生產(chǎn)的帶有鎖相環(huán)的器件只能對(duì)高于25MHz的時(shí)鐘進(jìn)行倍頻處理，因此該方法使設(shè)計(jì)修改受限制。另外，如果在不帶有鎖相環(huán)的邏輯器件中實(shí)現(xiàn)鎖相環(huán)技術(shù)，資源占用大，設(shè)計(jì)成本高；如果通過電路設(shè)計(jì)實(shí)現(xiàn)鎖相環(huán)技術(shù)，又增加了電路的復(fù)雜性和調(diào)試難度，而且設(shè)計(jì)成本更高。

以上內(nèi)容可以參考申請?zhí)枮?00520132730.3，名稱為時(shí)鐘同步倍頻電路的中國實(shí)用新型專利。該專利雖然公開了一種時(shí)鐘同步倍頻電路，可以在低成本、高兼容性和無需鎖相環(huán)的條件下，獲得穩(wěn)定、占空比可調(diào)、相位關(guān)系恒定的倍頻時(shí)鐘，但是在一些特定的應(yīng)用領(lǐng)域，則可能存在基準(zhǔn)時(shí)鐘和使用時(shí)鐘不存在整數(shù)分頻的狀況。如目前的原子頻標(biāo)一般采用10MHz時(shí)鐘輸出，而衛(wèi)星導(dǎo)航則需要10.23MHz時(shí)鐘基準(zhǔn)，若采用傳統(tǒng)的分倍頻電路實(shí)現(xiàn)兩種時(shí)鐘鎖定轉(zhuǎn)換，需要倍頻至較高的頻率，電路也相對(duì)復(fù)雜。在特定條件下，若兩種時(shí)鐘鎖定倍數(shù)關(guān)系復(fù)雜，則可能導(dǎo)致頻率難以鎖定情形。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種時(shí)鐘變換與鎖定方法及其電路，解決傳統(tǒng)的時(shí)鐘轉(zhuǎn)換與鎖定設(shè)計(jì)中分倍頻電路的頻率限制及電路也相對(duì)復(fù)雜的問題，特別是對(duì)于兩種時(shí)鐘鎖定倍數(shù)關(guān)系復(fù)雜，則可能導(dǎo)致頻率難以鎖定的問題。

為了解決上述問題，本發(fā)明提供了一種時(shí)鐘變換與鎖定方法，其特征在于：提供波形為方波的時(shí)鐘A以及波形為正弦波的時(shí)鐘B；由所述兩種時(shí)鐘的頻率值計(jì)算公約數(shù)頻率作為所述兩種時(shí)鐘變換的公約頻率；所述時(shí)鐘A按所述公約頻率通過計(jì)數(shù)分頻方式得到所述時(shí)鐘A的公約基準(zhǔn)時(shí)鐘頻率；由所述公約基準(zhǔn)時(shí)鐘頻率的頻率作為參數(shù)對(duì)所述時(shí)鐘B進(jìn)行A/D采樣得到所述時(shí)鐘B的采樣頻率；由所述公約基準(zhǔn)時(shí)鐘頻率與所述采樣頻率作為參數(shù)設(shè)計(jì)鎖相環(huán)；將所述鎖相環(huán)的輸出頻率接入所述時(shí)鐘B的頻率控制端即完成整個(gè)系統(tǒng)的閉環(huán)工作，實(shí)現(xiàn)所述時(shí)鐘A至所述時(shí)鐘B的鎖定與轉(zhuǎn)換。

所述公約頻率采用所述兩種時(shí)鐘的頻率的最大公約數(shù)頻率。所述鎖相環(huán)的環(huán)路濾波采用可變帶寬方案，閉環(huán)從高的帶寬參數(shù)過渡至低的帶寬參數(shù)，同時(shí)滿足頻差捕獲和精密跟蹤要求。

為了解決上述問題，本發(fā)明還提供了一種時(shí)鐘變換與鎖定電路，包括：波形為方波的時(shí)鐘A產(chǎn)生模塊、波形為正弦波的時(shí)鐘B產(chǎn)生模塊、公約頻率產(chǎn)生模塊、公約基準(zhǔn)時(shí)鐘頻率產(chǎn)生模塊、AD采樣模塊、鎖相環(huán)模塊，其特征在于：時(shí)鐘A與時(shí)鐘B輸入所述公約頻率產(chǎn)生模塊，生成所述兩種時(shí)鐘變換的公約頻率；由所述公約頻率與所述時(shí)鐘A再輸入公約基準(zhǔn)時(shí)鐘頻率產(chǎn)生模塊得到所述時(shí)鐘A的公約基準(zhǔn)時(shí)鐘頻率；由所述公約基準(zhǔn)時(shí)鐘頻率的頻率值與所述時(shí)鐘B的頻率值作為參數(shù)輸入A/D采樣模塊，得到所述時(shí)鐘B的采樣頻率；由所述公約基準(zhǔn)時(shí)鐘頻率與所述采樣頻率作為參數(shù)輸入鎖相環(huán)模塊，得到所需的與所述時(shí)鐘A同步的輸出時(shí)鐘頻率；所述輸出時(shí)鐘頻率接入所述時(shí)鐘B的頻率控制端即完成整個(gè)系統(tǒng)的閉環(huán)工作，實(shí)現(xiàn)所述時(shí)鐘A至所述時(shí)鐘B的鎖定與轉(zhuǎn)換。

由所述時(shí)鐘A與所述時(shí)鐘B兩種頻率值作為參數(shù)輸入所述公約頻率產(chǎn)生模塊得到所述公約頻率，通過輾轉(zhuǎn)相除法的程序?qū)崿F(xiàn)。

述公約基準(zhǔn)時(shí)鐘頻率產(chǎn)生模塊由所述時(shí)鐘A以公約頻率作為參數(shù)通過計(jì)數(shù)分頻方式得到，計(jì)數(shù)基于FPGA實(shí)現(xiàn)。

所述鎖相環(huán)模塊包括一個(gè)鑒相器、一個(gè)環(huán)路濾波器及一個(gè)壓控振蕩器；由所述公約基準(zhǔn)時(shí)鐘頻率與所述采樣頻率作為參數(shù)輸入所述鑒相器，得到電壓輸出信號(hào)；所述電壓輸出信號(hào)輸入環(huán)路濾波器，生成所述壓控振蕩器的控制電壓，對(duì)所述壓控振蕩器的輸出信號(hào)頻率實(shí)施控制；所述輸出信號(hào)頻率接入所述時(shí)鐘B的頻率控制端即完成整個(gè)系統(tǒng)的閉環(huán)工作，實(shí)現(xiàn)所述時(shí)鐘A至所述時(shí)鐘B的鎖定與轉(zhuǎn)換。

所述環(huán)路濾波器根據(jù)需要閉環(huán)采用可變帶寬方案，閉環(huán)從高的帶寬參數(shù)過渡至低的帶寬參數(shù)，同時(shí)滿足頻差捕獲和精密跟蹤要求。

本發(fā)明的優(yōu)點(diǎn)在于，提供了時(shí)鐘變換與鎖定方法及其電路，通過計(jì)算兩種時(shí)鐘頻率的公約數(shù)，設(shè)計(jì)公約基準(zhǔn)時(shí)鐘頻率及閉環(huán)鎖定，可以實(shí)現(xiàn)的兩種時(shí)鐘頻率特別是具有復(fù)雜關(guān)系的兩種時(shí)鐘頻率間自由的鎖定與轉(zhuǎn)換。