[發(fā)明專利]上電控制電路

無效

• 申請?zhí)枺?/td>: 201110286542.6
• 申請日: 2011-09-23
• 公開（公告）號: CN103019127A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計）人: 余銘哲;蕭政弘
• 申請（專利權(quán)）人: 鴻富錦精密工業(yè)（深圳）有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種上電控制電路，該上電控制電路包括若干個電源芯片，該每個電源芯片至少包括一電源正常端及一電源使能端，其特征在于：該上電控制電路還包括一時序控制芯片，該時序控制芯片包括若干個輸入端及若干個輸出端，該每個輸入端對應(yīng)于一輸出端，該每個輸入端與一電源芯片的電源正常端連接，對應(yīng)的輸出端與同一電源芯片的電源使能端連接，其中，每一輸出端用于輸出一Enable信號至相連接的電源芯片的電源使能端使得該連接的電源芯片啟動，對應(yīng)的輸入端用于接收該相連接的電源芯片的Power?Good信號，該時序控制芯片用于在輸出一Enable信號至一電源芯片的電源使能端使得對應(yīng)的電源芯片啟動，并在每接收到電源芯片的Power?Good信號后控制下一輸出端輸出Enable信號至對應(yīng)的電源芯片，使得該對應(yīng)的電源芯片啟動，從而控制該若干電源芯片依序啟動。

2.如權(quán)利要求1所述的上電控制電路，其特征在于：當(dāng)該時序控制芯片被啟動后，經(jīng)過一第一預(yù)定時間后，該時序控制芯片的輸出端輸出該Enable信號至該第一級電源芯片的電源使能端，該第一級電源芯片的電源正常端輸出該Power?Good信號至?xí)r序控制芯片的輸入端，該時序控制芯片接收該Power?Good信號經(jīng)過一第二預(yù)定時間后，控制輸出端輸出一Enable信號至該下一級電源芯片的電源使能端，該下一級電源芯片的電源正常端輸出一Power?Good信號至?xí)r序控制芯片的輸入端，依次，該時序控制芯片控制該各電源芯片啟動。

3.如權(quán)利要求1所述的上電控制電路，其特征在于：該時序控制芯片中存儲有一表格，該表格依照電源芯片的啟動次序記錄有各電源芯片對應(yīng)的啟動時間差，該第一級電源芯片的時間差代表該對應(yīng)的第一級電源芯片與該時序控制芯片的啟動時間之差，其他電源芯片的時間差代表該對應(yīng)的電源芯片與前一級電源芯片的啟動時間之差。

4.如權(quán)利要求3所述的上電控制電路，其特征在于：該表格為用戶可編輯的表格。