[發明專利]電子裝置

無效

• 申請號: 201110283811.3
• 申請日: 2011-09-22
• 公開（公告）號: CN103023154A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 林國華;王洪儒;王榮培
• 申請（專利權）人: 冠捷投資有限公司
• 主分類號: H02J15/00
• 分類號: H02J15/00
• 代理公司: 北京泰吉知識產權代理有限公司 11355
• 代理人: 張雅軍

技術領域

本發明涉及一種電子裝置，特別是涉及一種能偵測靜電放電(Electrostatic?Discharge；ESD)并于靜電放電產生時進行重置(reset)的電子裝置。

背景技術

一般的電子裝置在使用時容易受到靜電放電(Electrostatic?Discharge；ESD)的影響，導致其內部部分芯片故障而無法正常運作。以往靜電放電的保護裝置是設計于芯片內部，然而，一般靜電保護裝置的設計過于復雜，以至于耗時又費工。本案發明人遂思及，若能發展出一種電子裝置，其能通過更簡單的電路設計偵測靜電放電，并能于靜電放電產生時重置電子裝置的狀態，使電子裝置重新正常運作，將能有效地處理靜電放電的干擾，同時降低設計與生產的成本。

發明內容

本發明的目的在于提供一種能有效地處理靜電放電的干擾，同時降低設計與生產成本的電子裝置。

本發明電子裝置，包含一處理器及一電容。該處理器具有一偵測電路，及一電連接于該偵測電路的輸入埠，當該偵測電路偵測到該輸入埠的電壓改變至一默認電平時，該處理器能重置該電子裝置的狀態。該電容電連接于該處理器的輸入埠與接地面間，該電容用以于靜電放電產生時累積靜電放電的電荷以改變該輸入埠的電壓至該默認電平，致使該處理器重置該電子裝置的狀態。

較佳地，該偵測電路為一邊緣觸發偵測電路。或者，該偵測電路也可以是一電平觸發偵測電路。

較佳地，所述電子裝置還包含一電連接于該輸入埠與接地面間的電阻，該電阻用以釋放該電容累積的電荷至接地面。

較佳地，該處理器還具有一電連接于該輸入埠與該偵測電路間的緩沖器。

本發明的有益效果在于：借由該電容于靜電放電產生時累積靜電放電的電荷以改變該輸入埠的電壓至該默認電平，并借由該處理器于該偵測電路偵測到該輸入埠的電壓到達該默認電平時重置該電子裝置的狀態。

附圖說明

圖1是本發明電子裝置的較佳實施例的一硬件連接關系示意圖；及

圖2是該較佳實施例的一電源電路與一輸入埠的一電壓測量圖。

具體實施方式

下面結合附圖及實施例對本發明進行詳細說明。

參閱圖1，是本發明電子裝置的較佳實施例。電子裝置100包含一處理器1、一電源電路2、一電容C，及一電阻R。在本實施例中，電子裝置100為一顯示屏，處理器1為一集成電路，電子裝置100還包含一供處理器1、電源電路2、電容C及電阻R設置的電路板(圖未示)。

處理器1電連接于電源電路2以接受直流電源供應。處理器1具有一偵測電路11、一輸入埠12、一緩沖器(buffer)13，及一寄存器14。緩沖器13電連接于輸入埠12與偵測電路11間，并提供高阻抗以避免輸入埠12的電流影響偵測電路11。偵測電路11用以偵測輸入埠12的電壓變化。當偵測電路11偵測到輸入埠12的電壓改變至一默認電平時，處理器1能重置電子裝置100的狀態。在本實施例中，偵測電路11為一用以偵測上升緣的邊緣觸發(edge?trigger)偵測電路，默認電平為邏輯高位，當偵測電路11偵測到輸入埠12電壓由邏輯低位上升到邏輯高位的上升緣時，處理器1進入中斷程序并重置電子裝置100的狀態。寄存器14電連接于偵測電路11并用以存儲中斷旗標，當處理器1進入中斷程序時，寄存器14存儲的中斷旗標被設為邏輯高位以表示處理器1正在執行中斷程序，當中斷程序執行完成后，寄存器14存儲的中斷旗標將被設為邏輯低位。

電容C電連接于處理器1的輸入埠12與接地面間，其用以于靜電放電產生時累積靜電放電的電荷以改變輸入埠12的電壓至默認電平。

電阻R電連接于輸入埠12與接地面間，也就是與電容C并聯。電阻R用以釋放電容C累積的電荷至接地面。

配合參閱圖2，圖2是電子裝置100于模擬靜電放電時于電源電路2(Ch1)及輸入埠12(Ch2)測量到的電壓值，其中靜電放電現象是由一靜電槍產生。如圖2所示，當靜電放電產生時將于電源電路2及輸入埠12產生脈沖叢。此時沿圖1中路徑A流動的靜電流將蓄積靜電荷于電容C，使得電容C的電平提高。當電容C的電平由邏輯低位上升至邏輯高位(也就是本實施例的默認電平)時，偵測電路11將偵測到輸入埠12的電壓變化，進而使處理器1將電子裝置100的狀態重置。而蓄積于電容C的電荷將沿圖1中的路徑B經由電阻R釋放至接地面，使得輸入埠12的電壓值恢復至邏輯低位。