[發(fā)明專利]邏輯裝置低電壓檢測電路

無效

• 申請?zhí)枺?/td>: 201110282366.9
• 申請日: 2011-09-22
• 公開（公告）號: CN102375087A
• 公開（公告）日: 2012-03-14
• 發(fā)明（設(shè)計）人: 梁剛;趙永玲;唐棣汀;黃學(xué)海;魏春光
• 申請（專利權(quán)）人: 中國北車集團(tuán)大連機(jī)車車輛有限公司
• 主分類號: G01R19/165
• 分類號: G01R19/165;G01R19/155
• 代理公司: 大連萬友專利事務(wù)所 21219
• 代理人: 趙寶山

技術(shù)領(lǐng)域

本發(fā)明涉及邏輯電路掉電保護(hù)技術(shù)，尤其涉及一種邏輯裝置低電壓檢測電路。

背景技術(shù)

低電壓檢測技術(shù)對于邏輯裝置具有重要的意義。當(dāng)檢測到低電壓時，邏輯裝置可以進(jìn)行相關(guān)操作。最普遍的情況是，將重要參數(shù)存儲到非易失性存儲器中。對于邏輯裝置的核心-CPU，目前只有中、高端型號的才具有低電壓檢測功能，但是其則價格不菲，將導(dǎo)致高昂的產(chǎn)品成本。而對于大量的并不具備低電壓檢測功能的各種低端型號CPU，一般都是將市場上的專用低電壓檢測芯片或者自搭模擬電路接至CPU的DC/DC電源變換模塊的輸出端。自搭模擬電路通常使用以下兩種方法：一種方法是將CPU的DC/DC電源變換模塊的輸出電壓進(jìn)行分壓，用CPU的模擬量輸入通道對這個電壓進(jìn)行檢測，如果檢測到的值低于一定值后，則認(rèn)為檢測到低電壓。該方法的主要缺點是實時性不好，模擬量輸入通道的檢測間隔取決于內(nèi)置程序；另一種方法是，將CPU的DC/DC電源變換模塊的輸出電壓進(jìn)行分壓，然后和一個基準(zhǔn)電壓進(jìn)行比較來進(jìn)行檢測，該方法的缺點是元器件數(shù)量多，電路規(guī)模比較大。由于專用低電壓檢測芯片和自搭模擬電路都是檢測CPU電源DC/DC變換模塊的輸出電壓，當(dāng)電源掉電后，留給整個電路的反應(yīng)時間其實非常有限，而且這些方案的成本也并不低。

發(fā)明內(nèi)容

本發(fā)明的目的就是克服上述現(xiàn)有技術(shù)之不足，提供一種電路簡單、成本低廉、縮短邏輯電路掉電響應(yīng)時間的邏輯裝置低電壓檢測電路。

本發(fā)明的目的是這樣現(xiàn)的：一種邏輯裝置低電壓檢測電路，包括兩個串聯(lián)的分壓電阻R1、R2，其特征在于串聯(lián)電阻R1、R2接至DC/DC電源變換模塊的正、負(fù)輸入端，光電耦合器IC1中的光電二極管陽極接至串聯(lián)電阻R1、R2的中點，陰極接至DC/DC電源變換模塊的負(fù)輸入端，光電耦合器IC1中的光敏三極管的集電極通過電阻R3接至DC/DC電源變換模塊的正輸出端，發(fā)射極接至DC/DC電源變換模塊的負(fù)輸出端。

本發(fā)明的方案，電路極其簡單、成本低廉。大多數(shù)邏輯裝置的輸入電源為12V、24V以及其它標(biāo)準(zhǔn)的電壓，而邏輯裝置中CPU的電源電壓為5V、3.3V甚至更低的電壓，在邏輯裝置的輸入電源和CPU的電源之間，必須進(jìn)行電源轉(zhuǎn)化。正是由于電源轉(zhuǎn)化系統(tǒng)的存在，當(dāng)邏輯裝置的輸入電源掉電之后，CPU的電源并不會同時掉電，而是在經(jīng)過一定時間后才掉電。本發(fā)明的方案檢測到邏輯裝置輸入電源的掉電時刻，即認(rèn)為CPU的電源即將掉電，可將掉電響應(yīng)時間提前約100ms，保證了CPU等邏輯裝置的正常關(guān)閉。

附圖說明

圖1為本發(fā)明實施例的原理示意圖。

具體實施方式

為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。

參看圖1。實施例中的邏輯裝置低電壓檢測電路，電阻R1、R2在DC/DC電源變換模塊的正、負(fù)輸入端之間串聯(lián)分壓。光電耦合器IC1中的光電二極管陽極接至串聯(lián)電阻R1、R2的中點，陰極接至DC/DC電源變換模塊的負(fù)輸入端。光電耦合器IC1中的光敏三極管的集電極通過電阻R3接至DC/DC電源變換模塊的正輸出端，發(fā)射極接至DC/DC電源變換模塊的負(fù)輸出端。

當(dāng)邏輯裝置電源正常工作時，光電耦合器IC1導(dǎo)通，電阻R3的兩端電勢差為CPU電源電壓，CPU的I/O口檢測到低電平。當(dāng)邏輯裝置電源消失時，電阻R3的兩端電勢差為零，CPU的I/O口檢測到高電平，此時，即可認(rèn)為邏輯裝置電源已經(jīng)丟失，即將進(jìn)入停電狀態(tài)，邏輯裝置可以進(jìn)行相關(guān)操作。

最后應(yīng)說明的是：以上實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的精神和范圍。