[發(fā)明專利]K值存儲(chǔ)單元嵌入DRAM的二多轉(zhuǎn)換電路及其構(gòu)建方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110280840.4
• 申請(qǐng)日: 2011-09-09
• 公開（公告）號(hào): CN102324249A
• 公開（公告）日: 2012-01-18
• 發(fā)明（設(shè)計(jì)）人: 方振賢;劉瑩;方倩
• 申請(qǐng)（專利權(quán)）人: 黑龍江大學(xué)
• 主分類號(hào): G11C11/4063
• 分類號(hào): G11C11/4063
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種K值存儲(chǔ)單元嵌入DRAM的二多轉(zhuǎn)換電路的構(gòu)建方法，其特征在于：所述的二多轉(zhuǎn)換電路是一種將2值信號(hào)轉(zhuǎn)換為K值信號(hào)的二多轉(zhuǎn)換電路BMVC_K，由選通信號(hào)形成電路、二極管接通控制電路和電源三部分組成；二多轉(zhuǎn)換電路BMVC_K有一位K值輸出Y_WRj和k+1位2值輸入b_j+k、·····b_j+2、b_j+1、b_j，輸入信號(hào)為2-K進(jìn)制碼：(0)₂、(1)₂、(2)₂、·····、(F-1)₂、(F)₂；該K個(gè)2-K進(jìn)制碼(0)₂～(F)₂依次為采用k+1位2進(jìn)制碼來(lái)表示K個(gè)正整數(shù)0～F，F(xiàn)＝K-1＝2^k+r，k＝2，3，4·····，r＝0，1，2·······(2^k-2)，(2^k-1)；K值存儲(chǔ)單元嵌入DRAM的二多轉(zhuǎn)換電路BMVC_K的構(gòu)建方法為：

①對(duì)2-K進(jìn)制碼除全0的(0)₂外，按數(shù)值從小到大的順序?qū)懗鯢個(gè)2-K進(jìn)制碼(1)₂～(F)₂，依次表示為b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1b_j＝000…0001、000…0010、000…0011、000…0100、000…0101、000…0110、000…0111、000…1000、··········、Num；其中Num為2-K進(jìn)制碼最大值(F)₂，當(dāng)r＝0時(shí)，Num＝(2^k)₂＝100…0000，即最高位是1，其余低位全是0，當(dāng)r＝1時(shí)，Num＝(2^k+1)₂＝100…0001，當(dāng)r＝2時(shí)，Num＝(2^k+2)₂＝100…0010，………，當(dāng)r＝(2^k-2)時(shí)，Num＝(2^k+1-2)₂＝1111…1110，當(dāng)r＝(2^k-1)時(shí)，Num＝(2^k+1-1)₂＝1111…1111，即k+1位全是1；

②對(duì)上述寫出的每個(gè)2-K進(jìn)制碼，將b_j+kb_j+k-1…b_j+3b_j+2b_j+1b_j按位考慮，凡是2-K進(jìn)制碼中1的位對(duì)應(yīng)的變量都保留，其余變量刪去，由此根據(jù)上述寫出的2-K進(jìn)制碼從小到大的順序依次得出F個(gè)積項(xiàng)S₁～S_F為：

S₁＝b_j、S₂＝b_j+1、S₃＝b_j+1b_j、S₄＝b_j+2、S₅＝b_j+2b_j、S₆＝b_j+2b_j+1、S₇＝b_j+2b_j+1b_j、S₈＝b_j+3、··············、S_F＝S(Num)；當(dāng)r＝0時(shí)，S(Num)＝b_j+k，當(dāng)r＝1時(shí)，S(Num)＝b_j+kb_j，即除最高位b_j+k外的其余低位變量b_j和S_r變量相同，其中考慮S_r＝S₁，以下按S_r考慮有類似特點(diǎn)，當(dāng)r＝2時(shí)，S(Num)＝b_j+kb_j+1，…………，當(dāng)r＝(2^k-2)時(shí)，S(Num)＝b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1，當(dāng)r＝(2^k-1)時(shí)，S(Num)＝b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1b_j，此即k+1位變量全有；

③依次對(duì)S₁～S_F取反，得出F個(gè)選通門的邏輯式f_j1～f_jF為：

fj1=bj‾,]]>fj2=bj+1‾,]]>fj3=bj+1bj‾,]]>fj4=bj+2‾,]]>fj5=bj+2bj‾,]]>fj6=bj+2bj+1‾,]]>fj7=bj+2bj+1bj‾,]]>fj8=bj+3‾,]]>·············當(dāng)r＝0時(shí)，當(dāng)r＝1時(shí)，當(dāng)r＝2時(shí)，……………，當(dāng)r＝(2^k-2)時(shí)，當(dāng)r＝(2^k-1)時(shí)，此即非運(yùn)算下的k+1位變量全有；上述F個(gè)邏輯式f_j1～f_jF各自為數(shù)碼(1)₂～(F)₂派生邏輯式；

④F個(gè)選通門的邏輯式f_j1～f_jF形成F個(gè)選通門f_j1～f_jF，選通信號(hào)形成電路由F個(gè)選通門f_j1～f_jF構(gòu)成；選通門f_j1～f_jF各自為數(shù)碼(1)₂～(F)₂派生選通門；F個(gè)選通門具有1:0階梯特性輸出，所述的1:0階梯特性輸出就是：當(dāng)輸入信號(hào)為2-K進(jìn)制碼(U)₂時(shí)，對(duì)小于K的任意正整數(shù)V＞U，任意數(shù)碼(V)₂派生選通門f_jV的輸出全都是高電平，而數(shù)碼(U)₂派生選通門f_jU的輸出是低電平，即輸出f_jF＝1，f_jF-1＝1，……f_jU+2＝1，f_jU+1＝1，f_jU＝0；其中等于1的式的個(gè)數(shù)為F-U，F(xiàn)-U為選通門f_jU的1:0長(zhǎng)度n_d，上述輸出f_jF依次到f_jU所呈現(xiàn)的由n_d個(gè)1到0即為1:0階梯特性輸出；選通門f_jF的n_d為0，選通門f_j(F-1)的n_d為1，選通門f_j(F-2)的n_d為2，··········選通門f_j3的n_d為F-3，選通門f_j2的n_d為F-2，選通門f_j1的n_d為F-1；

⑤選通信號(hào)形成電路輸出F個(gè)選通信號(hào)f_j1～f_jF，并輸送到二極管接通控制電路，二極管接通控制電路中有一列串聯(lián)二極管，F(xiàn)個(gè)選通信號(hào)按1:0階梯特性輸出用開關(guān)方式控制V_DC和Y_WRj間接通串聯(lián)二極管的數(shù)量n_d，n_d＝0，1，2，3·····(F-2)，(F-1)，電源V_DC經(jīng)過(guò)n_d個(gè)導(dǎo)通狀態(tài)的串聯(lián)二極管連接到Y(jié)_WRj，二極管導(dǎo)通壓降為V_d，于是Y_WRj輸出電壓V_YWRj＝V_DC-n_dV_d；F個(gè)n_d決定Y_WRj有F個(gè)輸出值，此外還有V_DC與Y_WRj間開路得出Y_YWRj＝V_SS，所以Y_WRj輸出電壓V_YWRj總共有F+1＝K個(gè)，其中V_DC為最高電源電壓，V_SS為最低電源電壓，V_DC-V_SS＝FV_d+Δ，Δ為K值存儲(chǔ)單元電路特性要求補(bǔ)償?shù)钠屏浚挥纱送瓿葿MVC_K的K個(gè)2-K進(jìn)制碼輸入產(chǎn)生Y_WRj的K值輸出；

當(dāng)輸入信號(hào)有輸入約束條件時(shí)所述的K值存儲(chǔ)單元嵌入DRAM的二多轉(zhuǎn)換電路BMVC_K的構(gòu)建方法仍成立。