[發明專利]半導體器件

有效

• 申請號: 201110279493.3
• 申請日: 2011-09-20
• 公開（公告）號: CN102637661A
• 公開（公告）日: 2012-08-15
• 發明（設計）人: 沈錫輔;尹錫徹
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H03L7/08
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體器件，包括：

至少一個標志焊盤，所述至少一個標志焊盤被配置為提供關于半導體芯片的層疊順序的芯片層疊信息；以及

內部電路，所述內部電路被配置為響應于從所述標志焊盤提供的所述芯片層疊信息中的至少一個來調整所述半導體器件的參數。

2.如權利要求1所述的半導體器件，其中，所述內部電路包括：

延遲鎖定環，所述延遲鎖定環被配置為將外部時鐘信號延遲響應于所述芯片層疊信息而受控的延遲時間，并產生延遲時鐘信號；以及

數據選通信號發生單元，所述數據選通信號發生單元被配置為響應于所述延遲時鐘信號來產生數據選通信號。

3.如權利要求2所述的半導體器件，其中，所述內部電路還包括：

至少一個輸入緩沖單元，所述至少一個輸入緩沖單元被配置為將所述芯片層疊信息轉換為設定的電平，并將所得的信息輸出至所述延遲鎖定環。

4.如權利要求2所述的半導體器件，其中，所述延遲鎖定環包括具有響應于所述芯片層疊信息而受控的延遲值的復制延遲器。

5.如權利要求2所述的半導體器件，其中，所述參數指示所述外部時鐘信號與所述數據選通信號之間的歪斜。

6.一種半導體器件，包括：

封裝襯底，所述封裝襯底具有設置在所述封裝襯底的第一表面上的多個外部連接端子，以及設置在所述封裝襯底的第二表面上并與所述外部連接端子中的相應一個電連接的多個內部連接端子；

第一半導體芯片，所述第一半導體芯片層疊在所述封裝襯底的所述第二表面之上，且具有用于提供第一信息的第一標志焊盤、以及用于響應于從所述第一標志焊盤提供的所述第一信息而將所述半導體器件的參數調整第一校正值的第一內部電路；以及

第二半導體芯片，所述第二半導體芯片被層疊在所述第一半導體芯片之上，且具有用于提供第二信息的第二標志焊盤、以及用于響應于從所述第二標志焊盤提供的所述第二信息而將所述參數調整第二校正值的第二內部電路。

7.如權利要求6所述的半導體器件，還包括：

第一鍵合引線，所述第一鍵合引線被配置為將所述多個內部連接端子之中的用于提供電源電壓的內部連接端子與所述第一標志焊盤相連接。

8.如權利要求7所述的半導體器件，其中，所述第二標志焊盤具有浮置電壓狀態。

9.如權利要求7所述的半導體器件，其中，

所述第一內部電路包括：

第一延遲鎖定環，所述第一延遲鎖定環被配置為響應于所述第一信息而將外部時鐘信號延遲第一延遲時間并產生第一延遲時鐘信號；和

第一數據選通信號發生單元，所述第一數據選通信號發生單元被配置為響應于所述第一延遲時間信號來產生第一數據選通信號，以及

所述第二內部電路包括：

第二延遲鎖定環，所述第二延遲鎖定環被配置為響應于所述第二信息而將所述外部時鐘信號延遲第二延遲時間并產生第二延遲時鐘信號；和

第二數據選通信號發生單元，所述第二數據選通信號發生單元被配置為響應于所述第二延遲時間信號來產生第二數據選通信號。

10.如權利要求9所述的半導體器件，其中，

所述第一內部電路還包括第一輸入緩沖單元，所述第一輸入緩沖單元被配置為將從所述第一標志焊盤提供的所述第一信息轉換為第一內部信息，并將所述第一內部信息輸出至所述第一延遲鎖定環，以及

所述第二內部電路還包括第二輸入緩沖單元，所述第二輸入緩沖單元被配置為將從所述第二標志焊盤提供的所述第二信息轉換為第二內部信息，并將所述第二內部信息輸出至所述第二延遲鎖定環。

11.如權利要求9所述的半導體器件，其中，

所述第一延遲鎖定環響應于所述第一信息而利用所述第一校正值來控制所述第一延遲時間，以及

所述第二延遲鎖定環響應于所述第二信息而將所述第二延遲時間保持為默認值。

12.如權利要求6所述的半導體器件，還包括：

第二鍵合引線，所述第二鍵合引線被配置為將所述多個內部連接端子之中的用于提供電源電壓的內部連接端子與所述第二標志焊盤相連接。