[發明專利]MOSFET及其制造方法

有效

• 申請號: 201110274852.6
• 申請日: 2011-09-16
• 公開（公告）號: CN103000671A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 朱慧瓏;許淼;梁擎擎
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/36
• 分類號: H01L29/36;H01L29/78;H01L21/265;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

技術領域

本發明涉及一種MOSFET及其制造方法，更具體地，涉及一種具有背柵的MOSFET及其制造方法。

背景技術

集成電路技術的一個重要發展方向是金屬氧化物半導體場效應晶體管(MOSFET)的尺寸按比例縮小，以提高集成度和降低制造成本。然而，眾所周知的是隨著MOSFET的尺寸減小會產生短溝道效應。隨著MOSFET的尺寸按比例縮小，柵極的有效長度減小，使得實際上由柵極電壓控制的耗盡層電荷的比例減少，從而閾值電壓隨溝道長度減小而下降。

在MOSFET中，一方面希望提高器件的閾值電壓以抑制短溝道效應，另一方面也可能希望減小器件的閾值電壓以降低功耗，例如在低電壓供電應用、或同時使用P型和N型MOSFET的應用中。而且，在包含不同柵長的MOSFET的集成電路中，雖然背柵的高摻雜濃度對于較短柵長的MOSFET而言可以有效地抑制短溝道效應，但對于較長柵長的MOSFET而言卻可能導致過高的閾值電壓。因而，希望針對不同柵長的MOSFET調節閾值電壓。

溝道摻雜是調節閾值電壓的已知方法。然而，如果通過增加溝道區的雜質濃度來提高器件的閾值電壓，則載流子的遷移率變小，引起器件性能變劣。并且，溝道區中高摻雜的離子可能與源區和漏區和溝道區鄰接區域的離子中和，使得所述鄰接區域的離子濃度降低，引起器件電阻增大。

因此，仍然期望在不提高溝道中的摻雜濃度的情形下以可控的方式調節器件的閾值電壓，而且不會劣化器件的性能。

發明內容

本發明的目的是提供一種利用背柵調節閾值電壓的MOSFET。

根據本發明的一方面，提供一種MOSFET，包括：SOI晶片，所述SOI晶片包括半導體襯底、絕緣埋層和半導體層，所述絕緣埋層位于所述半導體襯底上，所述半導體層位于所述絕緣埋層上；柵疊層，所述柵疊層位于半導體層上；源區和漏區，所述源區和漏區嵌于所述半導體層中且位于所述柵堆疊兩側；溝道區，嵌于所述半導體層中且夾在所述源區和漏區之間；其中，所述MOSFET還包括背柵，所述背柵嵌于所述半導體襯底中并且包括形成背柵的下部區域的第一摻雜區和形成背柵的上部區域的第二摻雜區。在一個實施例中，所述MOSFET還包括補償注入區，所述補償注入區位于所述溝道區下方且嵌于所述背柵的第二摻雜區中，在形成所述補償注入區時使用的摻雜劑的摻雜類型與所述背柵的摻雜類型相反。

優選地，在本發明的MOSFET中，所述背柵的摻雜類型與MOSFET的類型相同或相反。

優選地，在本發明的MOSFET中，位于所述溝道區下方的所述背柵的摻雜濃度朝著所述溝道區的中心逐漸減小或逐漸增大。

優選地，在本發明的MOSFET中，所述背柵中的摻雜濃度為1x10¹⁷/cm³至1x10²⁰/cm³。

優選地，在本發明的MOSFET中，所述背柵鄰接于所述絕緣埋層。

優選地，在本發明的MOSFET中，所述MOSFET還包括補償注入區，所述補償注入區位于所述溝道區下方且嵌于所述背柵的第二摻雜區中。

優選地，在本發明的MOSFET中，所述補償注入區的摻雜類型與MOSFET的類型相同或相反。

優選地，在本發明的MOSFET中，所述補償注入區的摻雜濃度比背柵的摻雜濃度低。

優選地，在本發明的MOSFET中，所述補償注入區中的摻雜濃度為1x10¹⁵/cm³至1x10¹⁸/cm³。

優選地，在本發明的MOSFET中，所述MOSFET還包括用于將所述MOSFET和相鄰的MOSFET隔開的隔離區，所述隔離區的深度深于所述背柵。