[發明專利]MOS表面柵極側壁層的刻蝕方法

有效

• 申請號: 201110268002.5
• 申請日: 2011-09-09
• 公開（公告）號: CN103000520A
• 公開（公告）日: 2013-03-27
• 發明（設計）人: 吳金剛;劉煥新;韋慶松;何永根
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/311
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造技術，特別涉及一種MOS器件表面的刻蝕技術。

背景技術

隨著制造工藝的發展，晶體管的尺寸越來越小，性能也不斷的提升。其中，應變硅技術功不可沒，目前應變硅技術更是廣泛的應用于半導體制造領域。

半導體制造業界普遍認同使用應變硅技術來改善CMOS(ComplementaryMetal?Oxide?Semiconductor，互補金屬氧化物半導體)器件的性能。例如，在NMOS(N-Metal-Oxide-Semiconductor，N型金屬氧化物半導體)器件的導電溝道中施加張應力(Tensile?stress)，可提高NMOS的電子遷移率；在PMOS(P-Metal-Oxide-Semiconductor，P型金屬氧化物半導體)器件的導電溝道中施加壓應力(Compressive?stress)，可提高空穴的遷移率。上述兩種方式的核心思想均是加速晶體管內部電流的通過速度，讓晶體管獲得更出色的效能。使用該技術的晶體管可以達到在成本基本不變的情況下，比沒有使用該技術的晶體管平均提高30％的電子流動速度。因此極大的提升了CMOS晶體管的性能。

目前，對CMOS晶體管器件引入應變的方法主要有兩種：一種是利用異質外延生長的方法，在硅襯底上生長出一層帶有應力的溝道材料；另一種是通過工藝的方法，利用帶應力的氮化硅薄膜或者外延的源漏區來作用于溝道材料層引入應變的方法。一般來說，前者引入的應變程度更大一些，但工藝更復雜，成本較高；后者雖然與前者相比應變較小，但工藝簡單，成本較低，現在已被廣泛使用。

上述另一種引入應變的方法中，有一種方法被稱為應力近鄰技術(StressProximity?Technique)。該技術首先要去掉由氮化硅和氧化硅構成的，并處于柵極兩側用于隔離柵極1與源漏極2，避免柵極1和源漏極2短接的側壁層(spacer)3，如圖1所示；之后針對NMOS和PMOS的不同分別沉積具有張應力或者具有壓應力的應力膜4(一般采用氮化硅薄膜)，如圖2所示，其中針對NMOS沉積具有張應力的應力膜4，針對PMOS沉積具有壓應力的應力膜4。該技術增強了NMOS和PMOS中的電子遷移率和空穴遷移率，從而提高了NMOS和PMOS中的電子流動速度。

通常情況下，應力近鄰技術中，去掉柵極兩側側壁層的過程采用干法或者濕法來剝離氮化硅材料，不同的方法會得到不同的刻蝕表面。但是無論是采用干法還是濕法(通常采用磷酸)，都會導致源漏極摻雜區域5形貌的破壞，造成摻雜區域5的損傷(如造成摻雜區域NiPtSi材料的丟失)，如圖3所示，從而降低MOS(Metal?Oxide?Semiconductor，金屬氧化物半導體)器件的性能。

發明內容

有鑒于此，本發明提供一種MOS表面柵極側壁層的刻蝕方法，以實現在刻蝕側壁層的同時保證源漏極摻雜區域不被破壞。

本發明的技術方案是這樣實現的：

一種MOS表面柵極側壁層的刻蝕方法，包括：

提供MOS器件，所述MOS器件包括襯底以及所述襯底上設置的柵極、源漏極以及柵極與源漏極之間設置的側壁層；

對所述MOS器件利用干法刻蝕掉部分側壁層；

對經過所述干法刻蝕后的MOS器件進行臭氧水浸漬；

對經過臭氧水浸漬后的MOS器件進行濕法刻蝕。

進一步，對MOS器件進行臭氧水浸漬的步驟和對MOS器件進行濕法刻蝕的步驟交替進行。

進一步，在所述MOS器件完成濕法刻蝕后，還包括對所述MOS器件進行氫氟酸清洗的過程。

進一步，所述側壁層材料包括氮化硅。

進一步，所述源漏極的摻雜區域的材料包括鎳硅化物和/或鎳鉑硅化物和/或鎳鉑鍺硅化物和/或鎳鍺硅化物和/或鐿硅化物和/或鉑硅化物和/或銥硅化物和/或鉺硅化物和/或鈷硅化物。

進一步，對所述MOS器件利用干法刻蝕掉部分側壁層的過程包括：

先采用以下條件進行主刻蝕：

真空室氣壓40～80mtorr，刻蝕氣體采用CHF₃、CH₂F₂、CH₃F和O₂混合氣體，其中CHF₃氣體流量為40～80sccm，CH₂F₂氣體流量為60～120sccm，CH₃F氣體流量為20～40sccm，O₂氣體流量為80～160sccm，偏壓0V，刻蝕時間10～20s；