[發(fā)明專(zhuān)利]超級(jí)結(jié)器件及制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110265394.X
• 申請(qǐng)日: 2011-09-08
• 公開(kāi)（公告）號(hào): CN103000665A
• 公開(kāi)（公告）日: 2013-03-27
• 發(fā)明（設(shè)計(jì)）人: 肖勝安
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類(lèi)號(hào): H01L29/06
• 分類(lèi)號(hào): H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種超級(jí)結(jié)器件；本發(fā)明還涉及一種超級(jí)結(jié)器件的制造方法。

背景技術(shù)

超級(jí)結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層來(lái)在截止?fàn)顟B(tài)下在較低電壓下就將所述P型半導(dǎo)體薄層和N型半導(dǎo)體薄層耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在高摻雜濃度下能實(shí)現(xiàn)高的擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。在美國(guó)專(zhuān)利US5216275中，以上的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層是與N+襯底相連的；在美國(guó)專(zhuān)利US6630698B1中，中間的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層與N+襯底可以有大于0的間隔。

現(xiàn)有技術(shù)中，P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的形成一種是通過(guò)外延成長(zhǎng)然后進(jìn)行光刻和注入，多次反復(fù)該過(guò)程得到需要的厚度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，這種工藝在600V以上的MOSFET中，一般需要重復(fù)5次以上，生產(chǎn)成本和生產(chǎn)周期長(zhǎng)。另一種是通過(guò)一次生長(zhǎng)一種類(lèi)型的需要厚度的外延之后，進(jìn)行溝槽的刻蝕，之后在溝槽中填入相反類(lèi)型的硅；該方法工藝成本和工藝周期短；但如果該薄層與襯底之間有一定的厚度，由于溝槽的刻蝕有一定的工藝變化，溝槽深度也就易于發(fā)生變化，因此造成器件反向擊穿電壓變化范圍較大。特別是在溝槽底部與N+襯底的距離小于一定的數(shù)值時(shí)，不僅器件的擊穿電壓隨工藝變化的易于發(fā)生較大的變化，而且器件的抗電流沖擊能力如單次脈沖雪崩擊穿能量(FAS)也發(fā)生大的變化，從而大大影響器件的一致性。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種超級(jí)結(jié)器件，能提高器件的反向擊穿電壓和抗過(guò)沖電流能力的一致性，從而能整體提高器件的反向擊穿電壓和抗過(guò)沖電流能力。為此，本發(fā)明還提供一種超級(jí)結(jié)器件的制造方法。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種超級(jí)結(jié)器件，在一N+硅基片上形成有一N型硅外延層，超級(jí)結(jié)器件的中間區(qū)域?yàn)殡娏髁鲃?dòng)區(qū)，所述電流流動(dòng)區(qū)包含多個(gè)交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層；所述終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動(dòng)區(qū)的外周，所述終端保護(hù)結(jié)構(gòu)包括多個(gè)環(huán)繞于所述電流流動(dòng)區(qū)的外周且交替排列的形成于所述N型硅外延層中的P型薄層和N型薄層。所述電流流動(dòng)區(qū)的所有所述P型薄層都不和所述N+硅基片接觸，且所述電流流動(dòng)區(qū)的所有所述P型薄層的底部和所述N+硅基片表面之間的距離都大于所述N型硅外延層和所述N+硅基片之間的過(guò)渡區(qū)的厚度，這里的過(guò)渡區(qū)是指從N+硅基片電阻率平坦部分到N外延層電阻率平坦部分之間的區(qū)域。

進(jìn)一步的改進(jìn)是，所述終端保護(hù)結(jié)構(gòu)的所有所述P型薄層都和所述N+硅基片接觸。

進(jìn)一步的改進(jìn)是，所述終端保護(hù)結(jié)構(gòu)的所有所述P型薄層都不和所述N+硅基片接觸，且所述終端保護(hù)結(jié)構(gòu)的所有所述P型薄層的底部和所述N+硅基片表面之間的距離都大于所述N型硅外延層和所述N+硅基片之間的過(guò)渡區(qū)的厚度。

進(jìn)一步的改進(jìn)是，所述終端保護(hù)結(jié)構(gòu)的部分所述P型薄層和所述N+硅基片接觸；所述終端保護(hù)結(jié)構(gòu)的不和所述N+硅基片接觸的所述P型薄層的深度小于和所述N+硅基片接觸的所述P型薄層的深度。至少所述終端保護(hù)結(jié)構(gòu)的最外周的兩個(gè)所述P型薄層不和所述N+硅基片接觸。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供的第一種超級(jí)結(jié)器件的制造方法包括如下步驟：

步驟一、在一N+硅基片上形成N型硅外延層，在所述N型硅外延層上形成電流流動(dòng)區(qū)的P型背柵以及終端保護(hù)結(jié)構(gòu)區(qū)域的P型環(huán)。

步驟二、利用光刻刻蝕在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域的所述N型硅外延層上形成溝槽，所述電流流動(dòng)區(qū)的所有所述溝槽都不和所述N+硅基片接觸，且所述電流流動(dòng)區(qū)的所有所述溝槽的底部和所述N+硅基片表面之間的距離都大于所述N型硅外延層和所述N+硅基片之間的過(guò)渡區(qū)的厚度。

步驟三、在所述溝槽中形成P型硅并將所述N型硅外延層表面的硅去掉，從而在所述電流流動(dòng)區(qū)和所述終端保護(hù)結(jié)構(gòu)區(qū)域分別形成交替排列的所述P型薄層和N型薄層。

步驟四、淀積介質(zhì)膜并利用光刻刻蝕在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成終端介質(zhì)膜；所述終端介質(zhì)膜的靠近所述電流流動(dòng)區(qū)的一側(cè)具有一臺(tái)階結(jié)構(gòu)；淀積另一介質(zhì)膜并利用光刻刻蝕在所述終端保護(hù)結(jié)構(gòu)區(qū)域形成第二介質(zhì)層；所述第二介質(zhì)層位于所述電流流動(dòng)區(qū)的外側(cè)到所述臺(tái)階結(jié)構(gòu)間的所述N型硅外延層上，所述第二介質(zhì)層的厚度大于后續(xù)要形成的柵氧的厚度；所述第二介質(zhì)層至少要覆蓋后續(xù)將要被延伸到所述電流流動(dòng)區(qū)的外側(cè)到所述臺(tái)階結(jié)構(gòu)間多晶硅場(chǎng)板所覆蓋的所述P薄層的中心區(qū)域。