[發明專利]處理器

在審

• 申請號: 201110265352.6
• 申請日: 2011-09-08
• 公開（公告）號: CN102402418A
• 公開（公告）日: 2012-04-04
• 發明（設計）人: 花木博一;高島敏
• 申請（專利權）人: 索尼公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 周少杰

技術領域

本公開涉及處理器。更具體地，本公開涉及預設使用VLIW(超長指令字)型并行執行部分等的處理器。

背景技術

如RISC(精簡指令集計算機)處理器的順序執行處理器適于通用控制處理。另一方面，如VLIW處理器的并行執行處理器善于為了特殊目的執行簡單和大量的并行執行處理。通常，這兩種類型的處理器每種具有獨立的指令高速緩存或RAM(隨機存取存儲器)，并且獨立運行(發出和執行指令)。即，RISC側處理和VLIM處理器處理不混合；它們僅僅可以在更高層的共享存儲器上交換信息。難以以分鐘為增量融合這兩種處理。

在過去，提出了這樣的處理器，其使用RISC處理器指令的子程序指令代碼來操作VLIW控制單元(例如，見日本專利公開No.2002-032218(圖1))。提出的技術涉及使用子程序指令代碼來指定使得VLIW控制單元開始程序執行的程序號(program?number)。這允許VLIW控制單元執行并行執行。

發明內容

根據上述提出的技術，RISC處理器指令可以用于開始VLIW控制單元的并行執行。然而，該技術要求所有子程序程序預先準備好，使得它們中的一些可以通過程序號指定。該要求歸因于所有VLIW控制單元通常通過使用32位寬的RISC處理器指令并行運行的事實。在該情況下，在執行下一RISC處理器指令之前，等待給定子程序程序的執行結束。接著是以互斥方式執行RISC處理器處理和VLIW控制單元處理。這使得難以以分鐘為增量融合兩種類型的處理。此外，需要頻繁改變模式可能招致劣化的處理效率。

同時，如果以此方式定義新的RISC指令集，使得RISC指令集與VLIW指令完美融合，則將難以保持與基于過去的RISC指令集的軟件資源和軟件開發環境的兼容性。

本公開已經考慮上述問題作出，并且提供一種用于有效地融合順序執行部分(RISC處理器)的處理和并行執行部分(VLIW控制單元)的處理的處理器。

根據本公開實施例，提供了一種處理器，包括：指令提取部分，配置為根據程序計數器同時提取多個固定長度的指令；指令預解碼器，配置為預解碼所述多個固定長度的指令的一部分中的特定字段；以及程序計數器管理部分，配置為根據預解碼的結果控制所述程序計數器的增量。該結構通過在指令的解碼之前設置程序計數器的增量值，提供便利控制的效果。

優選地，所述特定字段可以放置在對所述固定長度的指令的一部分共同的特定位位置。此外，所述特定字段可以優選地包括可同時發出的指令計數字段，其指示所述多個固定長度的指令中的可同時發出的指令的數量。

根據本公開另一實施例，提供了一種處理器，包括：指令提取部分，配置為根據程序計數器同時提取四個固定長度的指令；指令預解碼器，配置為預解碼放置在對所述四個固定長度的指令中的第二和第四固定長度指令共同的特定位位置中的特定字段；以及程序計數器管理部分，配置為根據預解碼的結果以這樣的方式執行控制，使得對應所述固定長度的指令中的一個、兩個或四個設置所述程序計數器的增量值。該結構通過在四個指令的提取之后并且在指令的解碼之前設置程序計數器的增量值對應于一個、兩個或四個指令，提供了便利控制的優點。

根據本公開另一實施例，提供了一種處理器，包括：指令提取部分，配置為根據程序計數器同時提取多個固定長度的指令；順序執行部分，配置為順序執行所述多個固定長度的指令中由操作碼字段指定的特定指令；并行執行部分，配置為根據基于特定字段中指示的信息的并行度，執行所述多個固定長度的指令中由操作碼字段指定的特定指令；指令預解碼器，配置為預解碼所述多個固定長度的指令中要由所述并行執行部分執行的那些固定長度的指令中的特定字段；以及程序計數器管理部分，配置為根據預解碼的結果控制所述程序計數器的增量值。該結果提供在指令的解碼之前設置程序計數器的增量值以及基于特定字段中指示的信息并行執行指令的效果。

優選地，所述特定字段可以放置在對要由所述并行執行部分執行的那些固定長度的指令共同的特定位位置中。此外，所述特定字段優選地可以包括可同時發出的指令計數字段，其指示所述多個固定長度的指令中的可同時發出指令的數量。