[發(fā)明專利]半導(dǎo)體裝置及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110259974.8
• 申請(qǐng)日: 2011-09-05
• 公開（公告）號(hào): CN102983162A
• 公開（公告）日: 2013-03-20
• 發(fā)明（設(shè)計(jì)）人: 朱建文;陳永初;吳錫垣
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/739;H01L21/336;H01L21/331
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周國(guó)城

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法，特別是有關(guān)于一種晶體管及其制造方法。

背景技術(shù)

在半導(dǎo)體技術(shù)中，舉例來(lái)說(shuō)，半導(dǎo)體裝置例如功率裝置是使用橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)。為了提高半導(dǎo)體裝置的崩潰電壓(breakdown?voltage，BVdss)，一種方法是降低漏極區(qū)的摻雜濃度并增加漂移長(zhǎng)度。然而，此方法會(huì)提高半導(dǎo)體裝置的開啟電阻。此外，需要大的設(shè)計(jì)面積。

半導(dǎo)體技術(shù)中的絕緣柵雙極性晶體管(Insulated?Gate?Bipolar?Transistors，IGBT)同時(shí)具有晶體管(MOS)與雙極結(jié)晶體管(bipolar?junction?transistor，BJT)的優(yōu)點(diǎn)。絕緣柵雙極性晶體管可使用于開關(guān)應(yīng)用中。

發(fā)明內(nèi)容

本發(fā)明是有關(guān)于半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置具有優(yōu)異的效能，且制造成本低。

依據(jù)本發(fā)明的一個(gè)實(shí)施例，本發(fā)明提供了一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括第一摻雜區(qū)、第二摻雜區(qū)、介電結(jié)構(gòu)與柵極結(jié)構(gòu)。第一摻雜區(qū)具有第一導(dǎo)電型。第二摻雜區(qū)具有相反于第一導(dǎo)電型的第二導(dǎo)電型并鄰近第一摻雜區(qū)。介電結(jié)構(gòu)包括互相分開的第一介電部分與第二介電部分。介電結(jié)構(gòu)形成于第一摻雜區(qū)上。柵極結(jié)構(gòu)位于第一摻雜區(qū)或第二摻雜區(qū)鄰近第一介電部分的一部分上。

依據(jù)本發(fā)明的再一個(gè)實(shí)施例，本發(fā)明提供了一種半導(dǎo)體裝置的制造方法，該方法包括以下步驟：于第一摻雜區(qū)中形成第二摻雜區(qū)；第一摻雜區(qū)具有第一導(dǎo)電型，第二摻雜區(qū)具有相反于第一導(dǎo)電型的第二導(dǎo)電型；形成介電結(jié)構(gòu)于第一摻雜區(qū)上；介電結(jié)構(gòu)包括互相分開的第一介電部分與第二介電部分；形成柵極結(jié)構(gòu)于第一摻雜區(qū)或第二摻雜區(qū)鄰近第一介電部分的一部分上。

下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下：

附圖說(shuō)明

圖1繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖2繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖3繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖4繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖5繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖6繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。

圖7顯示一實(shí)施例中半導(dǎo)體裝置在關(guān)閉狀態(tài)下的崩潰電壓曲線。

圖8顯示一實(shí)施例中半導(dǎo)體裝置的ID-VD曲線。

圖9顯示實(shí)施例中半導(dǎo)體裝置的線性區(qū)電流。

【主要元件符號(hào)說(shuō)明】

12、112、212、312、412、512：第一摻雜區(qū)

14：第二摻雜區(qū)

16、416：介電結(jié)構(gòu)

18、418：第一介電部分

20、420：第一介電部分

22：柵極結(jié)構(gòu)

24：介電層

26：導(dǎo)電層

28、30、32、128、228、328、428、528、58、60、162、362、562：摻雜部分

34：第三摻雜區(qū)

36、136、336、536：第四摻雜區(qū)

38、40、42、44：電極

46、48：側(cè)邊

50、450：第一摻雜層

52、452：第二摻雜層

54、254：底層

56：摻雜阱區(qū)

264：隔離結(jié)構(gòu)

266、268、270：隔離部分

472：第三介電部分

具體實(shí)施方式

圖1繪示一實(shí)施例中半導(dǎo)體裝置的剖面圖。請(qǐng)參照?qǐng)D1，第一摻雜區(qū)12鄰近第二摻雜區(qū)14。第一摻雜區(qū)12包括摻雜部分28，具有第一導(dǎo)電型例如N導(dǎo)電型。第二摻雜區(qū)14可包括摻雜部分30與摻雜部分32，具有相反于第一導(dǎo)電型的第二導(dǎo)電型，例如P導(dǎo)電型。于實(shí)施例中，摻雜部分30是通過(guò)圖案化的掩模層(未顯示)對(duì)第一摻雜區(qū)12進(jìn)行摻雜而形成。摻雜部分32是通過(guò)圖案化的掩模層(未顯示)對(duì)摻雜部分30進(jìn)行摻雜而形成。摻雜部分32可為重?fù)诫s區(qū)。

于一實(shí)施例中，具有第一導(dǎo)電型例如N導(dǎo)電型的第三摻雜區(qū)34是通過(guò)圖案化的掩模層(未顯示)對(duì)摻雜部分30進(jìn)行摻雜而形成。第四摻雜區(qū)36是通過(guò)圖案化的掩模層(未顯示)對(duì)第一摻雜區(qū)12進(jìn)行摻雜而形成。第三摻雜區(qū)34與第四摻雜區(qū)36可為重?fù)诫s區(qū)。