[發明專利]一種數字延時鎖定環電路

有效

• 申請號: 201110252450.6
• 申請日: 2011-08-30
• 公開（公告）號: CN102957422A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: 楊海鋼;陳柱佳
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: H03L7/089
• 分類號: H03L7/089
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種快速鎖定數字延時鎖定環電路，包括鑒相器、數字控制延時鏈、計數器；其特征在于，還包括占空比調整電路、數字時間轉換器、復制延時單元；占空比調整電路輸入接參考時鐘，輸出分別與數字控制延時鏈、精調鑒相器、數字時間轉換器、移位計數器的輸入端電連接；精調鑒相器輸出接移位計數器的另一輸入端；數字時間轉換器輸出接編碼器輸入，編碼器、移位計數器的輸出分別接數字控制延時鏈、復制延時單元的另兩個輸入端，數字控制延時鏈、復制延時單元的另兩個輸入端間，相互連接，雙向通訊；數字控制延時鏈的輸出與精調鑒相器的另一輸入端電連接；復制延時單元輸入接脈沖信號，輸出相移后的脈沖信號；

其中，數字時間轉換器、編碼器，移位計數器組成數字延時鎖定環的控制邏輯，為數字控制延時鏈、復制延時單元提供數字控制碼。

2.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述數字控制延時鏈，包括至少四級相同的延時單元，每個延時單元均由相同的控制來控制，具有相同的延時量；每級延時單元內包括一粗調延時單元和一精調延時單元，粗調延時單元和精調延時單元串聯設置；編碼器、移位計數器的輸出分別接數字控制延時鏈的另兩個輸入端，是編碼器輸出接每級延時單元內的粗調延時單元輸入，移位計數器輸出接每級延時單元內的精調延時單元輸入。

3.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述數字控制延時鏈、復制延時單元的另兩個輸入端間，相互連接，雙向通訊，是復制延時單元的另兩個輸入端，分別與每級延時單元內的粗調延時單元輸入、精調延時單元輸入電連接，雙向通訊。

4.如權利要求2或3所述的數字延時鎖定環電路，其特征在于，所述粗調延時單元，由多路選擇器級聯的方式實現，粗調延時單元的結構輸入端的負載不隨延時級數的變化而變化，同時因其結構的規律性，能根據不同的延時范圍要求選擇延時鏈的級數；精調延時單元為多個緩沖器的串聯，通過增加或減小緩沖器的驅動能力來改變延時單元的延時量。

5.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述數字時間轉換器，包括脈沖產生器、本征延時鏈、寄存器、TDC延時鏈及編碼器；

脈沖產生器的輸入端接參考時鐘，在參考時鐘的第一個時鐘周期上升沿產生一個PULSE_START信號，在第二個時鐘周期上升沿產生一個PULSE_END信號，兩個信號間隔一個時鐘周期；PULSE_START信號輸入到本征延時鏈，輸出信號TDC_IN[0]，再經過TDC延時鏈的單元TDU，依次得到的延時信號分別輸入到寄存器的數據端，PULSE_END信號輸入到寄存器的時鐘端進行采樣，寄存器采樣后的結果送到編碼器，經過編碼器得到粗調節延時鏈的控制字，再由編碼器轉換器轉成粗調節延時單元的控制碼值。

6.如權利要求5所述的數字延時鎖定環電路，其特征在于，所述本征延時鏈包括至少四個串聯的精調節延時單元，其延時為數字控制延時鏈的最小延時；TDC延時鏈包括至少十六個串聯的延時單元TDU，每個延時單元包括至少四個粗調延時單元中的多路選擇器，每個延時單元的延時是粗調延時鏈的延時步長。

7.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述復制延時單元，與數字控制延時鏈的一個延時單元相同，包括串聯的粗調、精調延時單元結構，復制延時單元負責DQS信號的相移，其延時量約為輸入時鐘周期的四分之一。

8.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述精調鑒相器，為交叉耦合RS鎖存器結構，用于檢測輸入時鐘和反饋時鐘信號之間的相位差，并產生超前或滯后信號；三個精調鑒相器并聯構成鑒相及鎖定檢測電路，還包括兩個延時量可控的緩沖器D1、D2，緩沖器D1控制端接低電平，緩沖器D2控制端接高電平，Δt是緩沖器D1和D2的延時量的差值。

9.如權利要求1所述的數字延時鎖定環電路，其特征在于，所述移位計數器，包括20個串聯的計數器單元，產生20位的控制碼控制精調節延時鏈；移位計數器是一個雙向的移位計數器，產生的控制碼為熱溫度計碼，移位計數器每次的狀態跳變只會有一位碼值發生變化，避免了在狀態跳轉過程中精調節延時鏈輸出信號的抖動以及延時突變。