[發明專利]一種可編程邏輯器件的升級方法及系統在審
| 申請號: | 201110248142.6 | 申請日: | 2011-08-24 |
| 公開(公告)號: | CN102289381A | 公開(公告)日: | 2011-12-21 |
| 發明(設計)人: | 王法;鄒鵬;常輝;王勇 | 申請(專利權)人: | 中興通訊股份有限公司 |
| 主分類號: | G06F9/445 | 分類號: | G06F9/445 |
| 代理公司: | 深圳市愛派知識產權事務所 44292 | 代理人: | 王桂香 |
| 地址: | 518057 廣東省深圳市南山*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 可編程 邏輯 器件 升級 方法 系統 | ||
技術領域
本發明涉及電子技術領域,尤其涉及一種可編程邏輯器件(Programmable?Logic?Device,PLD)的升級方法及系統。
背景技術
可編程邏輯器件因為能夠提供范圍廣泛的多種邏輯能力、特性、速度和電壓特性,因此得到廣泛的應用,例如在一個節點設備上可以使用多片可編程邏輯器件。在節點設備等使用可編程邏輯器件較多的設備上,需要對設備中的多片可編程控制器件進行升級來規避某個漏洞(BUG)。
在對設備中的多片可編程邏輯器件升級時,可以進行遠程操作,通過設備中的串口、USB口或者以太網口進行升級,具體升級過程包括:節點設備中的中央處理器(CPU)將對可編程邏輯器件升級的邏輯代碼,通過與CPU連接的串口、USB口或以太網口寫入到CPU的內存中,之后在CPU的控制下,將該邏輯代碼從內存寫入到每片可編程邏輯器件中。
由于節點設備中包括多片可編程邏輯器件,因此現有技術在對節點設備中的可編程邏輯器件進行升級時,未考慮到當節點設備中包括多片可編程邏輯器件時,如果對每片可編程邏輯器件進行升級,并且現有的可編程邏輯器件升級方法只是針對非易失性存儲器和SRAM的可編程邏輯器件,沒有普遍的適用性,或者,在對可編程邏輯器件進行升級時,需要額外占用一片可編程邏輯器件,無法對第一片可編程邏輯器件進行升級。
發明內容
本發明提供一種可編程邏輯器件的升級方法及系統,用以解決現有技術中可編程邏輯器件的升級方法適用性差,無法對多片可編程邏輯器件進行升級的問題。
本發明提供一種可編程邏輯器件的升級系統,所述系統包括:中央處理器、多片可編程邏輯器件及與可編程邏輯器件數量對應的通斷控制電路;
中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能,并關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能;
中央處理器將獲取的升級文件,加載到待升級的可編程邏輯器件中,對該可編程邏輯器件升級。
本發明提供一種包括上述系統的可編程邏輯器件的升級方法,該方法包括:
中央處理器打開與待升級的可編程邏輯器件連接的通斷控制電路的使能,并關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能;
將獲取的升級文件,加載到待升級的可編程邏輯器件中,對該可編程邏輯器件升級。
本發明提供一種可編程邏輯器件的升級方法及系統,該系統包括CPU、多片可編程邏輯器件和與可編程邏輯器件數量對應的通斷控制電路,CPU在對可編程邏輯器件進行升級時,打開與待升級的可編程邏輯器件連接的通斷控制電路的使能,并關閉與其他可編程邏輯器件連接的每個通斷控制電路的使能;將獲取的升級文件,加載到待升級的可編程邏輯器件中,對該可編程邏輯器件升級。由于本發明中通過控制通斷控制電路的使能,實現對對應每片可編程邏輯器件的升級,并且每次只需驅動一片可編程邏輯器件,無需考慮驅動能力的限制。
附圖說明
此處所說明的附圖用來提供對本發明的進一步理解,構成本發明的一部分,本發明的示意性實施例及其說明用于解釋本發明,并不構成對本發明的不當限定。在附圖中:
圖1為本發明提供的可編程邏輯器件的升級系統結構示意圖;
圖2為本發明提供的電平轉換通斷控制電路所在器件74lv8t245的結構示意圖;
圖3為本發明提供的可編程邏輯器件的升級過程示意圖。
具體實施方式
為了使本發明所要解決的技術問題、技術方案及有益效果更加清楚、明白,以下結合附圖和實施例,對本發明進行進一步詳細說明。應當理解,此處所描述的具體實施例僅僅用以解釋本發明,并不用于限定本發明。
為了擴大可編程邏輯器件升級方法的適用性,并且可以實現對多片可編程邏輯器件進行升級,本發明提供了一種可編程邏輯器件的升級方法及系統。
下面結合說明書附圖,對本發明進行詳細說明。
圖1為本發明提供的可編程邏輯器件的升級系統結構示意圖,該系統包括:中央處理器11、多片可編程邏輯器件12及與可編程邏輯器件數量對應的通斷控制電路13。
本發明中該可編程邏輯器件的升級系統的拓撲結構是總線型,而非傳統的菊花鏈結構。
其中,每片可編程邏輯器件12的TMS(測試模式選擇)引腳、TCK(測試時鐘輸入)引腳和TRST(測試復位)引腳掛載在中央處理器11的輸入輸出IO線上,TDI(測試數據輸入)引腳和TDO(測試數據輸出)引腳通過對應的通斷控制電路13掛載在中央處理器11的IO線上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中興通訊股份有限公司,未經中興通訊股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110248142.6/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:移動終端支付方法、系統及移動終端
- 下一篇:葛根養生酒及其配方與生產方法





