[發明專利]一種高壓驅動電路的隔離結構

有效

• 申請號: 201110242932.3
• 申請日: 2011-08-23
• 公開（公告）號: CN102306656A
• 公開（公告）日: 2012-01-04
• 發明（設計）人: 時龍興;錢欽松;孫偉鋒;祝靖;黃賢國;陸生禮
• 申請（專利權）人: 東南大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

技術領域

本發明涉及高壓功率集成電路中的高壓半橋柵驅動電路，是一種關于集成高壓驅動電路中的隔離結構。

背景技術

高壓柵驅動電路可用于各種領域，如電機驅動、熒光燈中的電子整流器以及電源管理等。高壓柵驅動電路中電平移位電路為整個電路的關鍵部分，組成電平移位電路的高壓絕緣柵場效應管LDMOS的電學性能以及高壓LDMOS間的電學耦合會影響移位電路的性能，高壓LDMOS源端和漏端的大電流和大電壓也會引起整個集成電路其他區域的寄生效應從而影響整個集成電路的電學性能，所以電平移位電路中高壓LDMOS的電學性能以及高壓LDMOS的隔離無疑是高壓柵驅動電路性能及工藝研究的重要內容，高壓集成電路中隔離結構的設計一直是高壓集成電路設計的關鍵，然而隔離結構設計工藝上面臨著耐壓及泄露電流兩大難點。高壓集成電路是將新型高壓功率器件、高低壓邏輯控制電路以及保護電路集成在單一硅片上的電路，由于其系統上的優勢：高可靠性和穩定性以及低功耗、體積、重量和成本，HVIC對實現家用電器、汽車電子等裝置的小型化、智能化和節能化有著重要的意義。高壓集成電路又可分為高側電路、低側電路以及高低結終端區，為防止高壓電路對其周圍電路的影響，高壓功率器件和高壓電路間的交叉影響以及器件之間的相互串擾，高壓集成電路的隔離工藝是高壓集成電路正常、有效工作的基礎，也是形成高低壓兼容工藝平臺的關鍵組成部分。

電平移位電路中高壓LDMOS間的隔離一直是半橋驅動電路研究關注的重點，現有半橋驅動芯片中已有多種隔離方式，在這些隔離方式中最為有效和突出的為仙童公司的美國專利US7655979中提到的高壓柵驅動電路中隔離高壓LDMOS的隔離方式，高壓柵驅動電路包括高壓區，低壓區和高低壓結終端區，高壓LDMOS位于高壓區和低壓區之間并采用部分結終端區作為其漂移區，高低壓結終端區與低壓區之間、高壓LDMOS與高、低壓區之間、高壓LDMOS和高低壓結終端區之間均采用P型阱和P型埋層的對通隔離結構進行隔離，即整個高壓LDMOS周圍用P型阱和P型埋層的對通隔離結構把高壓LDMOS和電路的其他部分隔離開來，此對通隔離是由外延上的P型阱和其下的P型埋層區對通構成的貫穿外延到襯底的P型結隔離實現，這樣的對通隔離結構可以起到隔離高壓LDMOS和周圍其他部分電路的作用。然而，高壓區接高壓時，靠近高壓區隔離部分的P型結隔離區可以完全耗盡，而遠離高壓區隔離部分的P型結隔離則不能完全耗盡，?從而發生局部擊穿現象，使的整個隔離結構的耐壓降低。

發明內容

本發明提供一種高壓驅動電路的隔離結構，本發明解決了遠離高壓區的P型結隔離區不能完全耗盡造成的局部擊穿問題，提高了隔離結構的耐壓。

本發明采用如下技術方案：

一種高壓驅動電路的隔離結構，包括：P型襯底，在P型襯底上設有P型外延層，在P型外延層上設有低壓區和高壓區，在低壓區與高壓區之間設有高低壓結終端區，在高低壓結終端區與低壓區之間為第一P型結隔離區，所述的第一P型結隔離區由P型埋層及第一P型阱區組成，在第一P型結隔離區的內部區域設有第二P型結隔離區且第二P型結隔離區與第一P型結隔離區圍合形成被隔離區域，在被隔離區域內設有利用高低壓結終端區作為漂移區的高壓絕緣柵場效應管，所述高壓區的一部分位于被隔離區域內，位于被隔離區域內的部分高壓區包括設在P型襯底內的第一深N型阱和設在P型外延層內的第一N-型阱區，且N-型阱區位于第一深N型阱的上表面上，位于被隔離區域外的部分高壓區包括設在P型襯底內的第二深N型阱和設在P型外延層內的第二N-型阱區，且N-型阱區位于第二深N型阱的上表面上，所述的第一深N型阱向高低壓結終端區延伸并進入高低壓結終端區，所述的第二深N型阱向高低壓結終端區延伸并進入高低壓結終端區，其特征在于，第二P型結隔離區為設在P型外延層內的第二P型阱區且第二P型阱區設在P型襯底表面上，在位于高低壓結終端區域內的第二P型結隔離區部分區域的第二P型阱區被N型阱區替代，且N型阱區位于P型外延上并被第二P型阱區包圍，第二P型結隔離區的單位面積中的N型阱區的注入面積沿高壓區指向低壓區的方向逐漸增大。

用于高壓驅動電路的隔離結構與現有工藝相兼容，且與現有其他隔離技術相比，本發明具有如下優點：

（1）傳統結構中，被隔離區（高壓絕緣柵場效應管）采用環形P型結隔離