[發明專利]半導體裝置的制造方法、襯底處理方法及襯底處理裝置有效
| 申請號: | 201110242737.0 | 申請日: | 2011-08-19 |
| 公開(公告)號: | CN102376640A | 公開(公告)日: | 2012-03-14 |
| 發明(設計)人: | 原田和宏;板谷秀治 | 申請(專利權)人: | 株式會社日立國際電氣 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/3205;H01L21/02;H01L21/67;C23C16/44;C23C16/34;C23C16/30 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 楊宏軍 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 制造 方法 襯底 處理 | ||
技術領域
本發明涉及一種具有在處理室內處理襯底的工序的半導體裝置的制造方法、襯底處理方法及在所述工序中優選使用的襯底處理裝置。
背景技術
作為能夠代替DRAM的新型RAM,例如可以舉出使用SOI(絕緣襯底上的硅(Silicon?On?Insulator))襯底的無電容器型DRAM(SOI型RAM)、MRAM(磁電阻式內存(Magneto-resistive?RAM))、PRAM(相變化內存(Phase?change?RAM))、ReRAM(電阻式內存(Resistive?RAM))等。
其中,ReRAM具有用金屬電極夾持由過渡金屬氧化物形成的薄膜(以下稱作過渡金屬氧化膜)形成的電容器結構,將通過向金屬電極間施加電壓產生的過渡金屬氧化膜的電阻變化(電場引起電阻變化)用作存儲信息。ReRAM與現有的NOR型閃存器相比,每1比特的功率很低為1/1000以下,讀出時間及重寫時間均為10ns左右,速度高,因此,期待作為下一代的非揮發性內存。
發明內容
在ReRAM中,使用能夠控制膜中的氧濃度的氧化鉭(TaOx)膜等氧化鉭類膜作為過渡金屬氧化膜。在ReRAM設備的開發階段,氧化鉭膜的成膜法以PVD(物理氣相沉積法(Physical?Vapor?Deposition))法為主流。但是,由于在ReRAM的結構上,過渡金屬氧化膜要求高階梯被覆性(Step?Coverage),所以在批量生產階段難以采用PVD法。
為了解決上述課題,本發明的目的在于提供一種半導體裝置的制造方法、襯底處理方法及襯底處理裝置,所述半導體裝置的制造方法控制膜中的氧濃度,同時形成具有良好的階梯被覆性的氧化鉭類的膜。
根據本發明的實施方式之一,提供了一種半導體裝置的制造方法,所述制造方法包括交替重復多次下述工序而在上述襯底上形成導電性氧氮化鉭膜的工序,所述導電性氧氮化鉭膜化學計量上氧相對于鉭及氮不足,
在發生CVD反應的條件下,向收容有襯底的處理室內供給含有鉭的原料氣體和氮化劑,在上述襯底上形成氮化鉭層的工序;
向上述處理室內供給氧化劑,在上述氮化鉭層的由上述氧化劑引起的氧化反應為不飽和的條件下,氧化上述氮化鉭層的工序。
根據本發明的其他實施方式,提供了一種襯底處理方法,所述襯底處理方法包括交替重復多次下述工序而在上述襯底上形成導電性氧氮化鉭膜的工序,所述導電性氧氮化鉭膜化學計量上氧相對于鉭及氮不足,
在發生CVD反應的條件下,向收容有襯底的處理室內供給含有鉭的原料氣體及氮化劑,在上述襯底上形成氮化鉭層的工序;
向上述處理室內供給氧化劑,在上述氮化鉭層的由上述氧化劑引起的氧化反應為不飽和的條件下,氧化上述氮化鉭層的工序。
根據本發明的另一個實施方式,提供了一種襯底處理裝置,所述襯底處理裝置具有:
收容襯底的處理室;
加熱上述處理室內的襯底的加熱器;
向上述處理室內供給含有鉭的原料氣體的原料氣體供給系統;
向上述處理室內供給氮化劑的氮化劑供給系統;
向上述處理室內供給氧化劑的氧化劑供給系統;及
控制部,所述控制部控制上述加熱器、上述原料氣體供給系統、上述氮化劑供給系統及上述氧化劑供給系統,通過交替重復下述處理在上述襯底上形成導電性氧氮化鉭膜,所述導電性氧氮化鉭膜化學計量上氧相對于鉭及氮不足,所述處理包括:在反應CVD發生的條件下,向收容有襯底的上述處理室內供給上述原料氣體及上述氮化劑,在上述襯底上形成氮化鉭層的處理;和向上述處理室內供給上述氧化劑,在上述氮化鉭層的由上述氧化劑引起的氧化反應為不飽和的條件下,氧化上述氮化鉭層的處理。
根據本發明,能夠提供一種半導體裝置的制造方法、襯底處理方法及襯底處理裝置,所述半導體裝置的制造方法能夠抑制膜中的氧濃度、同時形成具有良好的階梯被覆性的氧化鉭類的膜。
附圖說明
[圖1]為本發明的實施方式的襯底處理工序的流程圖。
[圖2]為本發明的實施方式的襯底處理裝置所具有的氣體供給系統及排氣系統的結構圖。
[圖3]為本發明的實施方式的襯底處理裝置的晶片處理時的截面結構圖。
[圖4]為本發明的實施方式的襯底處理裝置的晶片搬運時的截面結構圖。
[圖5]為本發明的其他實施方式中優選使用的立式CVD裝置的立式處理爐的結構簡圖,(a)以縱截面表示處理爐302部分,(b)以(a)的A-A線截面圖表示處理爐302部分。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于株式會社日立國際電氣,未經株式會社日立國際電氣許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110242737.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





