[發(fā)明專利]一種動態(tài)可重構(gòu)處理單元陣列擴(kuò)展的方法

有效

• 申請?zhí)枺?/td>: 201110242061.5
• 申請日: 2011-08-22
• 公開（公告）號: CN102323918A
• 公開（公告）日: 2012-01-18
• 發(fā)明（設(shè)計）人: 劉雷波;王延升;朱敏;鄒于佳;楊軍;曹鵬;時龍興;尹首一;魏少軍
• 申請（專利權(quán)）人: 清華大學(xué)
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

技術(shù)領(lǐng)域

本申請涉及嵌入式系統(tǒng)領(lǐng)域中的動態(tài)可重構(gòu)處理器技術(shù)領(lǐng)域，特別是涉及一種動態(tài)可重構(gòu)處理單元陣列擴(kuò)展的方法。

背景技術(shù)

動態(tài)可重構(gòu)處理器是一種新生的處理器構(gòu)架，其較之以往的單核處理器、專用芯片、現(xiàn)場可編程邏輯陣列有著顯著的優(yōu)勢，是未來電路結(jié)構(gòu)發(fā)展的一個方向。

首先，動態(tài)可重構(gòu)處理器內(nèi)往往含有多個算數(shù)邏輯單元，且數(shù)量巨大，稱之為眾核陣列。陣列內(nèi)部配以靈活度高的路由單元，實現(xiàn)算數(shù)邏輯單元之間多樣化的互聯(lián)。因此，經(jīng)路由單元連接后的眾核陣列可實現(xiàn)對數(shù)據(jù)流的高速處理，較傳統(tǒng)的單核以及少核處理器在性能上有著巨大的優(yōu)勢。同時，較固化的專用電路在靈活性上也有著巨大的優(yōu)勢。

其次，較傳統(tǒng)的靜態(tài)可重構(gòu)電路——現(xiàn)場可編程邏輯陣列而言，動態(tài)可重構(gòu)處理器有動態(tài)的特點，即在電路運(yùn)行過程中可動態(tài)的切換電路的功能，而非以往靜態(tài)可重構(gòu)電路一沉不變的不改變電路功能，只是在電路運(yùn)行之前燒寫電路功能，對電路進(jìn)行初始化。這樣做的好處在于通過時分復(fù)用的方式減少了電路的規(guī)模，原因在于之前的電路結(jié)構(gòu)的全映射現(xiàn)在變?yōu)榉謮K映射，而塊與塊之間恰好采取了動態(tài)切換的方式。

現(xiàn)有技術(shù)中，動態(tài)可重構(gòu)處理器單元數(shù)量相對較少，不能滿足日益龐大的計算量的需求。

發(fā)明內(nèi)容

本申請所要解決的技術(shù)問題是提供一種動態(tài)可重構(gòu)處理單元陣列擴(kuò)展的方法，能將動態(tài)可重構(gòu)處理器單元進(jìn)行擴(kuò)展，以滿足日益龐大的計算要求。

為了解決上述問題，本申請公開了一種動態(tài)可重構(gòu)處理單元陣列擴(kuò)展的方法，包括：

步驟100，根據(jù)基礎(chǔ)的處理單元陣列的行數(shù)a和列數(shù)b確定處理單元陣列擴(kuò)展后的行數(shù)m和列數(shù)n，其中a＜m，b＜n；

步驟110，將基礎(chǔ)a×b處理單元陣列擴(kuò)展成m×n處理單元陣列；

步驟120，根據(jù)擴(kuò)展后的m×n處理單元陣列對路由單元、內(nèi)部數(shù)據(jù)讀入裝置、內(nèi)部數(shù)據(jù)寫出裝置、時序控制單元和處理單元陣列的配置信息進(jìn)行相應(yīng)調(diào)整。

進(jìn)一步的，步驟120包括：

步驟121，根據(jù)擴(kuò)展后的m×n處理單元陣列將路由單元增加新的處理單元連接；

步驟122，根據(jù)擴(kuò)展后的m×n處理單元陣列增加內(nèi)部數(shù)據(jù)讀入裝置和內(nèi)部數(shù)據(jù)寫出裝置同處理單元陣列的傳輸量；

步驟123，根據(jù)擴(kuò)展后的m×n處理單元陣列變更處理單元陣列的時序控制單元；

步驟124，根據(jù)擴(kuò)展后的m×n處理單元陣列增加處理單元陣列的配置信息。

進(jìn)一步的，所述的增加的處理器單元陣列的配置信息包括新增處理單元的配置信息，改變后的路由單元配置信息，輸入的配置信息，輸出的配置信息，時序控制的配置信息。

進(jìn)一步的，所述的改后的路由單元連接前一行n個處理單元中任一個處理單元的輸出和后一行n個處理單元中任一個處理單元的輸入。

進(jìn)一步的，所述的擴(kuò)展后的處理器單元陣列的配置信息的描述步驟包括：

描述各處理器單元的配置信息，具體的，各處理器單元的配置信息包括輸入第一選擇器的配置信息、輸入第二選擇器的配置信息、算術(shù)邏輯單元的配置信息、輸出寄存器的配置信息和暫存單元的配置信息；

描述綜合控制信息，具體的，綜合控制信息包括時序控制信息和粒度配置信息。

進(jìn)一步的，所述的時序控制信息包括數(shù)據(jù)輸入時間、運(yùn)算時間、數(shù)據(jù)輸出時間、循環(huán)間隔和循環(huán)次數(shù)。

進(jìn)一步的，所述的粒度配置信息描述的是當(dāng)前在可重構(gòu)陣列上執(zhí)行的運(yùn)算的數(shù)據(jù)位寬。與現(xiàn)有技術(shù)相比，本申請包括以下優(yōu)點：

本申請通過將基礎(chǔ)處理器單元陣列擴(kuò)展至更寬更深的處理器單元陣列，并動態(tài)可重構(gòu)處理器的路由單元的連接情況和整個動態(tài)可重構(gòu)處理器的配置信息等進(jìn)行的相應(yīng)的改變，使動態(tài)可重構(gòu)處理器的計算寬度和深度大大增加，有利于性能的優(yōu)化，能滿足更大量的數(shù)據(jù)處理過程。

附圖說明

圖1是動態(tài)可重構(gòu)處理器數(shù)據(jù)流結(jié)構(gòu)圖；

圖2是本申請的一種動態(tài)可重構(gòu)處理單元陣列擴(kuò)展的方法流程示意圖；

圖3是本申請的優(yōu)選的步驟120流程示意圖；

圖4是基礎(chǔ)2行2列處理單元陣列裝置圖；

圖5是本申請實施例的一種處理單元陣列的擴(kuò)展流程圖。

具體實施方式

為使本申請的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實施方式對本申請作進(jìn)一步詳細(xì)的說明。

為方便說明本申請，首先介紹一種典型的動態(tài)可重構(gòu)處理器的結(jié)構(gòu)示意圖如圖1所示。結(jié)合圖1，動態(tài)可重構(gòu)處理器的運(yùn)轉(zhuǎn)流程可概括為如下步驟：