[發明專利]存儲卡和半導體器件

有效

• 申請號: 201110241980.0
• 申請日: 2004-09-22
• 公開（公告）號: CN102354299A
• 公開（公告）日: 2012-02-15
• 發明（設計）人: 助川博
• 申請（專利權）人: 株式會社東芝
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 付建軍

1.一種存儲器系統，包括：

非易失性半導體存儲器，其包括多個塊，每個塊具有多個頁，其中數據在塊的單位中是可擦除的；

M個輸入/輸出端子，用于從/到所述存儲器系統的外部輸入/輸出命令、地址和數據，其中M是大于1的自然數；以及

準備好/忙端子，用于將所述存儲器系統的內部狀態通知所述存儲器系統的外部，

所述存儲器系統被配置為執行如下處理：

在一個寫入操作中，經由所述M個輸入/輸出端子俘獲具有M位寬度的第一命令，在俘獲所述第一命令之后經由所述M個輸入/輸出端子俘獲具有M位寬度的第一地址，在俘獲所述第一命令之后經由所述M個輸入/輸出端子俘獲具有M位寬度的數據，以及在俘獲所述第一地址之后經由所述M個輸入/輸出端子俘獲具有M位寬度的第二命令，所述第一命令、所述第一地址、所述數據以及所述第二命令被從所述存儲器系統的外部提供，

將所述第一地址轉換為第二地址，并利用所述第二地址訪問所述非易失性半導體存儲器，以及

將所述數據寫入所述非易失性半導體存儲器，而保證通過多個寫入操作經由所述M個輸入/輸出端子俘獲的多個數據項目被存儲在一頁中，所述多個數據項目被從所述存儲器系統的外部提供。

2.如權利要求1所述的存儲器系統，其中M為8。

3.如權利要求1所述的存儲器系統，其中所述非易失性半導體存儲器的一頁的數據大小是通過所述存儲器系統的所述一個寫入操作所俘獲的數據的大小的最大值的兩倍或更多倍。

4.如權利要求1-3中的任一權利要求所述的存儲器系統，其中所述第一地址是邏輯地址，所述第二地址是物理地址。

5.如權利要求4所述的存儲器系統，其中所述存儲器系統俘獲所述第二命令，然后從所述準備好/忙端子輸出忙信號，所述忙信號指示所述存儲器系統忙。

6.如權利要求5所述的存儲器系統，其中所述第一命令對應于80H。

7.如權利要求5所述的存儲器系統，其中所述第二命令對應于10H。

8.如權利要求5所述的存儲器系統，其中所述存儲器系統將所述數據連同ECC碼一起寫入所述非易失性半導體存儲器，所述ECC碼用于校正所述數據中的錯誤。

9.如權利要求5所述的存儲器系統，其中所述存儲器系統管理用于指示所述邏輯地址與所述物理地址之間的對應關系的表格，并當所述數據被寫入所述非易失性半導體存儲器時反映與所述數據對應的邏輯地址和物理地址。

10.如權利要求5所述的存儲器系統，其中所述存儲器系統將所述數據連同與所述數據對應的邏輯地址一起寫入所述非易失性半導體存儲器。

11.如權利要求5所述的存儲器系統，其中所述非易失性半導體存儲器是NAND快閃存儲器。

12.如權利要求5所述的存儲器系統，其中所述存儲器系統將多個數據項目寫入一個塊，而保證在通過所述寫入操作經由所述M個輸入/輸出端子俘獲的邏輯地址是連續的情況下，所述多個數據項目的邏輯地址是連續的。