[發明專利]半導體裝置

有效

• 申請號: 201110233061.9
• 申請日: 2011-08-05
• 公開（公告）號: CN102376343A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 松崎隆德;加藤清;長塚修平;井上廣樹
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 柯廣華;朱海煜

1.一種半導體裝置，包括：

位線；

m條(m為大于或等于3的自然數)字線；

源線；

m條信號線；

第一至第m個存儲器單元；以及

驅動器電路，

其中，所述第一至第m個存儲器單元中的每一個包括：

包括第一柵端子、第一源端子和第一漏端子的第一晶體管；

包括第二柵端子、第二源端子和第二漏端子的第二晶體管；以及

電容器，

其中，所述第二晶體管的溝道包括氧化物半導體層，

其中，所述源線電連接到第m個存儲器單元中的所述第一源端子，

其中，第k條(k為1至m的自然數)信號線電連接到第k個存儲器單元中的所述第二柵端子，

其中，第k條字線電連接到第k個存儲器單元中的所述電容器的第一端子，

其中，第j個(j為3至m的自然數)存儲器單元中的所述第二漏端子電連接到第(j-1)個存儲器單元中的所述第一柵端子、所述第(j-1)個存儲器單元中的所述第二源端子和所述第(j-1)個存儲器單元中的所述電容器的第二端子，

其中，所述第m個存儲器單元中的所述第一柵端子、所述第m個存儲器單元中的所述第二源端子和所述第m個存儲器單元中的所述電容器的第二端子相互電連接，

其中，所述第j個存儲器單元中的所述第一漏端子電連接到所述第(j-1)個存儲器單元中的所述第一源端子，

其中，所述驅動器電路包括m個第一電路和(m-1)個第二電路，

其中，將寫控制信號和m個行地址選擇信號輸入到所述驅動器電路，

其中，將所述寫控制信號和第j個行地址選擇信號輸入到第j個第一電路，

其中，把來自第(j-2)個第一電路的輸出和來自第(j-1)個第二電路的輸出輸入到第(j-2)個第二電路，

其中，把來自所述第(j-1)個第二電路的所述輸出輸入到第(j-1)條信號線，以及

其中，把來自第m個第一電路的輸出輸入到第m條信號線。

2.如權利要求1所述的半導體裝置，

其中，所述驅動器電路包括一個延遲電路，以及

其中，來自所述第m個第一電路的所述輸出通過所述延遲電路輸入到所述第m條信號線。

3.如權利要求1所述的半導體裝置，

其中，所述驅動器電路包括m個延遲電路，

其中，來自所述第(j-1)個第二電路的所述輸出通過第(j-1)個延遲電路輸入到所述第(j-1)條信號線，以及

其中，來自所述第m個第一電路的所述輸出通過第m個延遲電路輸入到所述第m條信號線。

4.如權利要求1所述的半導體裝置，其中，所述第一晶體管包括：

設置在包含半導體材料的襯底之上的溝道形成區；

設置成夾合所述溝道形成區的雜質區；

在所述溝道形成區之上的第一柵絕緣層；以及

設置在所述第一柵絕緣層之上以使得與所述溝道形成區重疊的第一柵電極。

5.如權利要求4所述的半導體裝置，其中，包含半導體材料的所述襯底是單晶半導體襯底和SOI襯底其中之一。

6.如權利要求4所述的半導體裝置，其中，所述半導體材料是硅。

7.如權利要求1所述的半導體裝置，其中，所述第二晶體管包括設置成與所述氧化物半導體層重疊的第二柵電極以及設置在所述氧化物半導體層與所述第二柵電極之間的第二柵絕緣層。

8.如權利要求1所述的半導體裝置，其中，所述氧化物半導體層包括氧化物半導體材料，所述氧化物半導體材料包括In、Ga和Zn。

9.如權利要求1所述的半導體裝置，其中，所述(m-1)個第二電路在所述信號輸入中的至少一個為“1”時輸出“1”。

10.如權利要求1所述的半導體裝置，其中，所述第一電路是AND電路。

11.如權利要求1所述的半導體裝置，其中，所述第二電路是OR電路。