[發明專利]一種多輸入-多時鐘維持阻塞型JK觸發器

無效

• 申請號: 201110219064.7
• 申請日: 2011-08-02
• 公開（公告）號: CN102355237A
• 公開（公告）日: 2012-02-15
• 發明（設計）人: 趙不賄
• 申請（專利權）人: 江蘇大學
• 主分類號: H03K3/02
• 分類號: H03K3/02
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 樓高潮

技術領域

本發明屬于電子技術領域，具體涉及一種觸發器電路，特別涉及一種具有多個數據輸入通道和多個時鐘端的維持阻塞型JK觸發器及其具有觸發優先的電路。?

背景技術

觸發器是一種具有存儲功能的器件，在數字電子技術中用于構成各種時序邏輯電路。觸發器有多種類型：按觸發方式分為電平觸發、主從觸發、邊沿觸發；按邏輯功能分RS觸發器、D觸發器、JK觸發器、T觸發器等。觸發器的特性用觸發方式和邏輯功能進行描述，觸發方式用于決定狀態變化特點，即接收輸入信號改變狀態的方式；邏輯功能決定狀態變化的方向，即次態值。已有的觸發器都是單個數據輸入通道和單個時鐘端。?

由于已有的觸發器只有一個時鐘端，因此在同步電路的設計中，所有觸發器的時鐘端都連接在一起。隨著集成電路集成度的不斷提高，這種方式引起的時鐘偏移、時鐘負載電流、功耗、電磁輻射干擾等矛盾突出，以事件為驅動的分布式系統和異步電路很好地克服了同步電路的上述缺點，但現有的觸發器不便用于以事件為驅動的分布式系統和異步電路的設計。?

發明內容

本發明的目的在于提供一種具有多個數據輸入通道和多個時鐘端的JK觸發器及其觸發優先電路，該JK觸發器每個數據輸入端分別對應一個時鐘觸發端，每個時鐘觸發端用來接受一個外部觸發事件。?

本發明的技術方案是：一種多輸入-多時鐘維持阻塞型JK觸發器，包括一個多輸入基本RS鎖存器，兩個及以上的輸入單元和JK轉換電路；所述多輸入基本RS鎖存器的兩輸出端分別為q和nq；所述輸入單元和JK轉換電路的數量相同；任一所述輸入單元的兩輸出端分別連接到所述多輸入基本RS鎖存器的輸入端，以組成維持阻塞型D觸發器；所述輸入單元包括數據輸入端和時鐘觸發端；所述輸入單元的數據輸入端與所述JK轉換電路的輸出端相連；所述JK轉換電路包括兩數據輸入端。?

進一步，所述輸入單元由兩個基本RS鎖存器組成；所述兩基本RS鎖存器都有一個輸入端為所述的時鐘觸發端。?

進一步，所述JK轉換電路由一個或門、兩個與門和一個非門組成，所述兩數據輸入端的第一數據輸入端與第一與門輸入端連接，第二數據輸入端經非門后與第二與門連接；所述第一與門的另一輸入端連接所述輸出端nq，所述第二與門的另一輸入端連接所述輸出端q；所述兩個與門的輸出端跟或門的輸入端連接；所述或門的輸出端為所述JK轉換電路的輸出端。?

進一步，所述多輸入-多時鐘維持阻塞型JK觸發器包括優先級電路，所述優先級電路輸出端接入到所述輸入單元的時鐘觸發端。?

進一步，所述優先級電路包括一個及以上與門電路，所述與門電路的個數比所述輸入單元個數少一個；除優先級最高的所述輸入單元外，任一所述與門電路的輸入端連接所有高優先級輸入單元的時鐘信號和所連接的輸入單元的時鐘信號。?

進一步，所述輸入單元為3個。?

??????本發明的有益效果為：多輸入-多時鐘維持阻塞型JK觸發器的各數據輸入通道都對應一個時鐘端，觸發器的時鐘端用來接受一個外部觸發事件。當外部事件發生時，相應的數據輸入通道中的數據被鎖存。當多個事件同時到達時，為了避免引起數據沖突，采用了優先級電路，對所述的多輸入-多時鐘維持阻塞型JK觸發器電路進行改進，可以讓優先級最高的時鐘觸發。本發明可作為公共存儲器，應用于時序電路的設計，特別適合于由事件驅動的分布式系統和異步電路的設計，與已有的觸發器相比，在多路數據輸入的情況下，直接由事件驅動，數據選擇電路簡單，存儲速度快。?

附圖說明

圖1為3輸入-3時鐘維持阻塞型JK觸發器的電路原理圖?

圖2為3輸入-3時鐘維持阻塞型JK功能仿真圖

圖3為帶優先級的3輸入-3時鐘維持阻塞型JK觸發器的電路原理圖

圖4為帶優先級的3輸入-3時鐘維持阻塞型JK觸發器功能仿真圖

具體實施方式????

圖1是本發明的一個實施例，3輸入-3時鐘維持阻塞型JK觸發器的電路原理圖，觸發器有三組數據輸入（j1,k1）、（j2,k2）、（j3,k3），對應的三個時鐘分別是cp1、cp2、cp3，輸出端為q和nq，nq與q是邏輯互補關系。