[發(fā)明專利]雙溝槽隔離結(jié)構(gòu)的形成方法有效
| 申請(qǐng)?zhí)枺?/td> | 201110218591.6 | 申請(qǐng)日: | 2011-08-01 |
| 公開(公告)號(hào): | CN102254854A | 公開(公告)日: | 2011-11-23 |
| 發(fā)明(設(shè)計(jì))人: | 高超 | 申請(qǐng)(專利權(quán))人: | 上海宏力半導(dǎo)體制造有限公司 |
| 主分類號(hào): | H01L21/762 | 分類號(hào): | H01L21/762 |
| 代理公司: | 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 溝槽 隔離 結(jié)構(gòu) 形成 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制作技術(shù)領(lǐng)域,特別涉及一種雙溝槽隔離結(jié)構(gòu)的形成方法。
背景技術(shù)
以絕緣體上硅(Silicon?On?Insulator,SOI)為襯底的集成電路具有低壓低功耗,高速度,高集成度的特點(diǎn),是半導(dǎo)體技術(shù)向納米級(jí)發(fā)展的主流工藝。雙極型晶體管是模擬集成電路中非常重要的器件單元,基于絕緣體上硅工藝的雙極型晶體管需要使用雙溝槽隔離(Dual-STI)結(jié)構(gòu),其需要特別的制作方法。現(xiàn)有的形成雙溝槽隔離結(jié)構(gòu)的方法參考附圖1,1A,1B至附圖5,5A,5B。
參考圖1,1A,1B,其中,附圖1為半導(dǎo)體結(jié)構(gòu)的俯視圖,圖1A,1B分別為半導(dǎo)體結(jié)構(gòu)在AA,BB方向的截面結(jié)構(gòu)示意圖;首先,提供半導(dǎo)體襯底,所述的半導(dǎo)體襯底為絕緣體上硅(Silicon?On?Insulator,SOI),包括襯底硅100,以及依次位于襯底硅100上的掩埋絕緣層101,頂層硅102。所述的掩埋絕緣層101厚度例如為1500埃,頂層硅102厚度例如為1000埃。隨后在所述頂層硅102上依次形成襯墊層103,硬掩膜層104,所述襯墊層103厚度例如為100埃,硬掩膜層104厚度例如為1100埃,材料例如為氮化硅。
參考圖2,2A,2B,其中,附圖2為半導(dǎo)體結(jié)構(gòu)的俯視圖,圖2A,2B分別為半導(dǎo)體結(jié)構(gòu)在AA,BB方向的截面結(jié)構(gòu)示意圖,以圖案化的第一掩膜層105為掩膜,刻蝕所述硬掩膜層104,襯墊層103以及頂層硅102至暴露出掩埋絕緣層101,形成第一溝槽,所述的第一溝槽在AA,BB方向的截面形狀分別為106A,106B。所述的第一溝槽深度大于1000埃。在刻蝕形成第一溝槽之后,在溝槽內(nèi)有部分掩埋絕緣層101需要被過刻蝕,在第一溝槽對(duì)應(yīng)位置剩余的掩埋絕緣層101的厚度例如為1300埃。
參考圖3,3A,3B,其中,附圖3為半導(dǎo)體結(jié)構(gòu)的俯視圖,圖3A,3B分別為半導(dǎo)體結(jié)構(gòu)在AA,BB方向的截面結(jié)構(gòu)示意圖,在所述的硬掩膜層上,以及第一溝槽內(nèi)形成完全覆蓋所述半導(dǎo)體結(jié)構(gòu)的光刻膠層,隨后,曝光,顯影所述光刻膠層,形成第二掩膜層圖案107,在AA方向,第一溝槽與第二掩膜層圖案重疊部分里的光刻膠層被去除,形成光刻膠的開口,在圖BB方向,光刻膠層被完全去除,包括第一溝槽與第二掩膜層圖案重疊部分里光刻膠。
隨后,以所述的第二掩膜層107為掩膜,刻蝕所述硬掩膜層,至BB方向暴露出襯墊層103,形成所述的第二溝槽。在BB方向,第二溝槽109暴露出襯墊層103,第一溝槽和第二掩膜層圖案重疊部分,即光刻膠開口暴露出的掩埋絕緣層101被大部分去除,形成附圖AA方向的第二溝槽108A和BB方向的108B。形成第二溝槽工藝中采用的刻蝕氣體包括CHF3,由于其對(duì)SiN:SiO2的刻蝕選擇比通常只是稍大于1,掩埋絕緣層101將變得很薄,例如200埃。
參考圖4,4A,4B,其中,附圖4為半導(dǎo)體結(jié)構(gòu)的俯視圖,圖4A,4B分別為半導(dǎo)體結(jié)構(gòu)在AA,BB方向的截面結(jié)構(gòu)示意圖,沿第二溝槽繼續(xù)刻蝕所述襯墊層至BB方向暴露出頂層硅,最終形成的第二溝槽的深度例如為400埃。由于刻蝕劑對(duì)掩埋絕緣層101繼續(xù)刻蝕,直至襯底硅100,導(dǎo)致SOI器件被刻穿。
參考圖5,5A,5B,去除所述的光刻膠圖案107,其中,附圖5為半導(dǎo)體結(jié)構(gòu)的俯視圖,圖5A,5B分別為半導(dǎo)體結(jié)構(gòu)在AA,BB方向的截面結(jié)構(gòu)示意圖。從附圖中可以看出,在AA方向和BB方向,在刻蝕形成第一溝槽和第二溝槽的工藝中被重復(fù)刻蝕的部分110A和110B,掩埋絕緣層被刻穿。
發(fā)明內(nèi)容
本發(fā)明解決的問題是:在現(xiàn)有的雙溝槽的刻蝕工藝中,在刻蝕形成第一溝槽和第二溝槽的工藝中被重復(fù)刻蝕的部分,掩埋絕緣層被刻穿的缺陷。
一種雙溝槽隔離結(jié)構(gòu)的形成方法,包括:提供包括襯底硅,掩埋絕緣層和頂層硅的SOI,在頂層硅上形成襯墊層,硬掩膜層和第一掩膜層;以圖案化第一掩膜層為掩膜,刻蝕硬掩膜層,,襯墊層和部分頂層硅至設(shè)定深度,形成第一開口;去除第一掩膜層,在所述硬掩膜層上以及第一開口內(nèi)形成犧牲層;去除部分犧牲層至暴露出硬掩膜層;在所述硬掩膜層以及犧牲層上形成圖案化的第二掩膜層,以圖案化的第二掩膜層為掩膜,刻蝕硬掩膜層至暴露出襯墊層,形成第二開口,第二開口區(qū)域與第一開口區(qū)域部分重疊;去除所述第二掩膜層以及犧牲層;以硬掩膜層為掩膜,同時(shí)刻蝕第一開口和第二開口,形成設(shè)定深度的第一溝槽和第二溝槽,其中,第一溝槽暴露出掩埋絕緣層,第二溝槽暴露出頂層硅。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海宏力半導(dǎo)體制造有限公司,未經(jīng)上海宏力半導(dǎo)體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110218591.6/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





