[發明專利]緩沖電路、具有該電路的半導體設備及其方法

有效

• 申請號: 201110216980.5
• 申請日: 2011-07-29
• 公開（公告）號: CN102386909A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 金錠炫
• 申請（專利權）人: 美格納半導體有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;孫海龍

1.一種半導體設備的緩沖電路，所述緩沖電路包括：

偶數數據緩沖單元，所述偶數數據緩沖單元被配置為：

從輸入數據中取樣偶數數據；

在激活正時鐘的段中放大并輸出所述偶數數據；并

在不激活所述正時鐘的段中鎖存所述偶數數據；和

奇數數據緩沖單元，所述奇數數據緩沖單元被配置為：

從輸入數據中取樣奇數數據；

在激活負時鐘的段中放大并輸出所述奇數數據；并

在不激活所述負時鐘的段中鎖存所述奇數數據。

2.根據權利要求1所述的緩沖電路，所述緩沖電路還包括軌對軌信號輸入單元，所述軌對軌信號輸入單元被配置為在不降低電壓電平擺動范圍的情況下接收所述輸入數據。

3.根據權利要求2所述的緩沖電路，其中所述偶數數據緩沖單元包括：

偶數數據取樣單元，所述偶數數據取樣單元被配置為響應于所述正時鐘而控制所述輸入數據從所述軌對軌信號輸入單元到偶數數據輸入端的提供；

偶數數據放大單元，所述偶數數據放大單元被配置為：

通過在激活所述正時鐘的段中放大提供給所述偶數數據輸入端的數據而生成偶數放大數據；并且

在不激活所述正時鐘的段中鎖存偶數放大數據；和

偶數數據輸出單元，所述偶數數據輸出單元被配置為確定與所述偶數放大數據的電壓電平對應的偶數的邏輯電平。

4.根據權利要求3所述的緩沖電路，其中所述奇數數據緩沖單元包括：

奇數數據取樣單元，所述奇數數據取樣單元被配置為響應于所述負時鐘而控制所述輸入數據從所述軌對軌信號輸入單元到奇數數據輸入端的提供；

奇數數據放大單元，所述奇數數據放大單元被配置為：

通過在激活所述負時鐘的段中放大提供給所述奇數數據輸入端的數據而生成奇數放大數據；并

在不激活所述負時鐘的段中鎖存奇數放大數據；和

奇數數據輸出單元，所述奇數數據輸出單元被配置為確定與所述奇數放大數據的電壓電平對應的奇數的邏輯電平。

5.根據權利要求4所述的緩沖電路，其中所述偶數數據取樣單元還被配置為：

響應于：

所述正時鐘的從非激活狀態到激活狀態的變化；和

所述負時鐘的從激活狀態到非激活狀態的變化，

向所述偶數數據輸入端提供從所述軌對軌信號輸入單元輸入的輸入數據；并且

響應于：

所述正時鐘的從激活狀態到非激活狀態的變化；和

所述負時鐘的從非激活狀態到激活狀態的變化，

不向所述偶數數據輸入端提供從所述軌對軌信號輸入單元輸入的輸入數據。

6.根據權利要求5所述的緩沖電路，其中所述奇數數據取樣單元還被配置為：

響應于：

所述負時鐘的從非激活狀態到激活狀態的變化；和

所述正時鐘的從激活狀態到非激活狀態的變化，

向所述奇數數據輸入端提供從所述軌對軌信號輸入單元輸入的輸入數據；并且

響應于：

所述負時鐘的從激活狀態到非激活狀態的變化；和

所述正時鐘的從非激活狀態到激活狀態的變化，

不向所述奇數數據輸入端提供從所述軌對軌信號輸入單元輸入的輸入數據。

7.根據權利要求6所述的緩沖電路，其中所述偶數數據放大單元還被配置為：

在激活所述正時鐘、并且不激活所述負時鐘的段，與所述偶數放大數據輸出端的消耗電流路徑短路同時地通過放大所述偶數數據輸入的數據而生成所述偶數放大數據；并且

在不激活所述正時鐘、并且激活所述負時鐘的段，與所述偶數放大數據輸出端的消耗電流路徑斷開同時地鎖存所述偶數放大數據。

8.根據權利要求7所述的緩沖電路，其中所述奇數數據放大單元還被配置為：

在激活所述負時鐘、并且不激活所述正時鐘的段，與所述奇數放大數據輸出端的消耗電流路徑短路同時地通過放大所述奇數數據輸入的數據而生成所述奇數放大數據；并且

在不激活所述負時鐘、并且激活所述正時鐘的段，與所述奇數放大數據輸出端的消耗電流路徑斷開同時地鎖存所述奇數放大數據。