[發明專利]時鐘數據恢復電路、接收裝置和通信系統

有效

• 申請號: 201110216906.3
• 申請日: 2011-07-29
• 公開（公告）號: CN102377426A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 田中智一;菊池秀和
• 申請（專利權）人: 索尼公司
• 主分類號: H03L7/081
• 分類號: H03L7/081;H03L7/08;H03L7/089;H03L7/099
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 黃小臨

1.一種包括延遲元件的時鐘數據恢復電路，簡稱CDR電路，包括：

分頻器，具有延遲元件，并被配置來通過使用規則地插入了信號轉變的數據輸入作為觸發來提取時鐘；以及

鎖存器，被配置來與所述分頻器提取的時鐘同步地鎖存輸入數據信號。

2.根據權利要求1的時鐘數據恢復電路，其中

所述分頻器具有

觸發器，被配置來與輸入信號同步地從所述觸發器的數據輸入端向所述觸發器的時鐘輸入端輸入數據，以及從所述觸發器的數據輸出端輸出保持的數據作為提取時鐘，以及

連接到所述觸發器的所述數據輸出端的一個延遲元件和級聯于所述數據輸出端的多個延遲元件中的一個；

所述延遲元件的每個輸出通過延遲輸入時鐘獲得的提取時鐘；以及

將所述一個延遲元件和所述多個延遲元件中的任何一個的輸出提取時鐘的反相信號提供給所述觸發器的所述數據輸入端。

3.根據權利要求2的CDR電路，其中所述觸發器為與輸入數據信號轉變的上升和下降沿同步的雙沿觸發器型。

4.根據權利要求3的CDR電路，其中所述觸發器是具有數據輸入端和反相數據輸入端以及數據輸出端和反相數據輸出端的差動雙沿觸發器型，由此從所述數據輸出端輸出提取時鐘以及從所述反相數據輸出端輸出提取反相時鐘；以及

所述每個延遲元件包括其中輸入提取時鐘的正側輸入端和其中輸入提取反相時鐘的反相輸入端以及從其輸出提取時鐘的正側輸出端和從其輸出提取反相時鐘的反相輸出端，

所述觸發器的所述數據輸入端被提供有所述一個延遲元件的輸出提取反相時鐘和所述多個延遲元件中的任何一個的輸出提取反相時鐘中的一個，

所述觸發器的所述反相數據輸入端被提供有所述一個延遲元件的輸出提取時鐘和所述多個延遲元件中的任何一個的輸出提取時鐘中的一個。

5.根據權利要求1的時鐘數據恢復電路，還包括：

相位比較器，被配置來通過比較提取時鐘的相位和由延遲元件延遲的提取時鐘的相位對分頻器內部的延遲元件的延遲量執行反饋控制。

6.根據權利要求2的時鐘數據恢復電路，還包括：

多個鎖存器，被配置來與所述觸發器的輸出時鐘以及從所述一個延遲元件和所述多個延遲元件中的一個輸出的時鐘同步地鎖存輸入數據信號。

7.一種接收裝置，包括：

時鐘數據恢復電路，簡稱為CDR電路，被配置來接收在數據線上傳送的且規則地插入了信號轉變的串行數據信號，以根據接收的串行數據信號來恢復時鐘和數據，

所述CDR電路包括

分頻器，具有延遲元件，用于使用規則地插入了信號轉變的數據輸入作為觸發來提取時鐘，以及

鎖存器，用于與所述分頻器提取的時鐘同步地鎖存輸入數據信號。

8.根據權利要求7的接收裝置，其中

所述分頻器具有

觸發器，被配置來與輸入信號同步地從所述觸發器的數據輸入端向所述觸發器的時鐘輸入端輸入數據，以及從所述觸發器的數據輸出端輸出保持的數據作為提取時鐘，以及

連接到所述觸發器的所述數據輸出端的一個延遲元件和級聯于所述觸發器的所述數據輸出端的多個延遲元件中的一個；

所述延遲元件的每個輸出通過延遲輸入時鐘獲得的提取時鐘；以及

將所述一個延遲元件和所述多個延遲元件中的任何一個的輸出提取時鐘的反相信號提供給所述觸發器的所述數據輸入端。

9.根據權利要求8的接收裝置，其中所述觸發器為與輸入數據信號轉變的上升和下降沿同步的雙沿觸發器型。

10.根據權利要求9的接收裝置，其中所述觸發器是具有數據輸入端和反相數據輸入端以及數據輸出端和反相數據輸出端的差動雙沿觸發器型，由此從所述數據輸出端輸出提取時鐘以及從所述反相數據輸出端輸出提取反相時鐘；以及

所述每個延遲元件包括其中輸入提取時鐘的正側輸入端和其中輸入提取反相時鐘的反相輸入端以及從其輸出提取時鐘的正側輸出端和從其輸出提取反相時鐘的反相輸出端，

所述觸發器的所述數據輸入端被提供有所述一個延遲元件的輸出提取反相時鐘和所述多個延遲元件中的任何一個的輸出提取反相時鐘中的一個，

所述觸發器的所述反相數據輸入端被提供有所述一個延遲元件的輸出提取時鐘和所述多個延遲元件中的任何一個的輸出提取時鐘中的一個。