[發明專利]MOS晶體管的制造方法

有效

• 申請號: 201110209589.2
• 申請日: 2011-07-25
• 公開（公告）號: CN102903635A
• 公開（公告）日: 2013-01-30
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及半導體制造領域，尤其涉及一種MOS晶體管的制造方法。

背景技術

隨著MOSFET器件尺寸不斷縮小，特別是進入到65納米及以下節點，MOSFET器件由于極短溝道而凸顯了各種不利的物理效應，特別是短溝道效應(SCE)，使得器件性能和可靠性退化，限制了尺寸的進一步縮小。

目前，通常使用超淺結結構(結深低于100nm的摻雜結，USJ)，來改善器件的短溝道效應。如圖1所所示，現有技術中，通常在硅襯底100上形成柵極結構101后，采用第一離子、第二離子依次進行低能量輕摻雜源/漏區(LDD)離子注入形成輕摻雜源/漏延伸區102，達到超淺結的目的。然而，器件尺寸的進一步減小要求器件制造中形成更淺的超淺結，器件具有更低的結電容和結漏電性能，上述工藝中已經無法滿足器件制造的要求。

發明內容

本發明的目的在于提供一種MOS晶體管的制造方法，能有利于形成更淺的超淺結，有效控制短溝道效應。

為解決上述問題，本發明提出一種MOS晶體管的制造方法，該方法包括如下步驟：

提供半導體襯底；

在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層；

氧化所述柵極結構的側壁以形成氧化壁；

以所述柵極結構及氧化壁為掩膜，去除部分所述半導體襯底；

在所述半導體襯底、柵極結構以及氧化壁表面沉積介電層；

刻蝕所述介電層以在柵極結構及氧化壁下方保留的半導體襯底兩側形成側墻，所述側墻的頂部低于所述柵氧化層的底部；

在所述半導體襯底上形成頂部至所述柵氧化層的底部的硅外延層；

以所述柵極結構及氧化壁為掩膜，在所述硅外延層中進行輕摻雜源/漏區離子注入以形成超淺結。

進一步的，所述柵極結構的寬度為0.015μm～10μm。

進一步的，所述側墻頂部至所述柵氧化層底部的高度為30nm～100nm。

進一步的，所述側墻的厚度為3nm～100nm。

進一步的，所述側墻底部至所述柵氧化層底部的高度為0.06μm～0.6μm。

進一步的，所述半導體襯底為硅襯底。

進一步的，在所述半導體襯底上形成柵極結構之前，還包括：

在所述硅襯底中注入鍺離子，快速退火形成鍺硅層；

在所述硅鍺層上形成應變硅層。

進一步的，向所述硅襯底中注入鍺離子的劑量為1E15～1E16/cm²。

在所述半導體襯底上形成柵極結構之前，還包括：

在所述硅襯底上生長鍺硅層；

在所述硅鍺層上形成應變硅層。

進一步的，采用硅烷和鍺烷作為源氣體，通過化學氣相沉積在所述硅襯底上生長鍺硅層。

進一步的，所述鍺硅層的厚度為30nm～100nm。

進一步的，所述應變硅層的厚度為30nm～100nm。

進一步的，以所述柵極結構及氧化壁為掩膜，刻蝕所述半導體襯底的步驟包括：

以所述柵極結構及氧化壁為掩膜，依次刻蝕所述應變硅層和鍺硅層。

進一步的，所述側墻的底部通過向其正下方的半導體襯底注入氧而埋入所述半導體襯底中。

進一步的，所述柵極結構包括氧化蓋層和氮化蓋層。

進一步的，氧化所述柵極結構的側壁以形成氧化壁之后，還包括：移除所述氮化蓋層。

進一步的，所述介電層為氮化硅、氧化硅和氮氧化硅中的一種或多種。

與現有技術相比，本發明提出的MOS晶體管的制造方法，通過頂部低于所述柵氧化層底部的側墻來抑制后續輕摻雜源/漏區(LDD)離子注入后的徑向擴散，控制形成的輕摻雜源/漏(LDD)延伸區的深度，有利于獲得更淺的超淺結，有效控制短溝道效應；進一步的，通過應變硅層和鍺硅層增大電荷遷移率，降低結電容和結漏電。

附圖說明

圖1是現有技術的一種MOS晶體管結構示意圖；

圖2是本發明具體實施例的MOS晶體管制造工藝流程圖；

圖3A至3J本發明具體實施例的MOS晶體管制造的剖面結構示意圖。

具體實施方式

本發明提供一種MOS晶體管的制造方法，該方法包括如下步驟：

提供半導體襯底；

在所述半導體襯底上形成柵極結構，所述柵極結構包括柵氧化層以及位于所述柵氧化層上的多晶硅層；

氧化所述柵極結構的側壁以形成氧化壁；