[發(fā)明專利]半導(dǎo)體承載件暨封裝件及其制法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110208031.2
• 申請(qǐng)日: 2011-07-20
• 公開（公告）號(hào): CN102867801A
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計(jì)）人: 林邦群;蔡岳穎;陳泳良
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/495
• 分類號(hào): H01L23/495;H01L23/31;H01L23/00;H01L21/60;H01L21/56;H01L21/48
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽(yáng)

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種承載件暨封裝件及其制法，尤指一種半導(dǎo)體承載件暨封裝件及其制法。

背景技術(shù)

四方平面無(wú)導(dǎo)腳(Quad?Flat?No?Lead，簡(jiǎn)稱QFN)半導(dǎo)體封裝件為一種使芯片座和接腳底面外露于封裝層底部表面的封裝單元，一般是采用表面粘著技術(shù)(surface?mount?technology，簡(jiǎn)稱SMT)將四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件接置于印刷電路板上，借此以形成一具有特定功能的電路模塊。

請(qǐng)參閱圖1，美國(guó)專利第6635957號(hào)、第6872661號(hào)、第7009286號(hào)、第7081403號(hào)、與第7371610號(hào)等先前技術(shù)揭示一種現(xiàn)有的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的剖視圖，其先于承載板10中形成多個(gè)固定孔徑的通孔100，并以電鍍方式于各該通孔100中形成電性接點(diǎn)11，其中，各該電性接點(diǎn)11是由多次電鍍不同金屬層所疊接形成，之后再將半導(dǎo)體芯片12接置于該承載板10上，并進(jìn)行打線制程，以將該半導(dǎo)體芯片12電性連接至各該電性接點(diǎn)11，最后，以封裝層13包覆該半導(dǎo)體芯片12、電性接點(diǎn)11與承載板10。

現(xiàn)有的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件具有制作簡(jiǎn)單、及電鍍方式形成的電性接點(diǎn)較小的優(yōu)點(diǎn)；然而，由于容置該電性接點(diǎn)的通孔為固定孔徑，所以該電性接點(diǎn)容易從該通孔中脫落；此外，由于部分電性接點(diǎn)距離半導(dǎo)體芯片較遠(yuǎn)，故其打線須耗費(fèi)較長(zhǎng)的金屬線材(例如金線)，而造成整體成本的上升。

因此，如何避免上述現(xiàn)有技術(shù)中的種種問題，以使四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的電性接點(diǎn)不易脫落，并減低打線所需的材料成本，實(shí)已成為目前亟欲解決的課題。

發(fā)明內(nèi)容

有鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明的主要目的在于提供一種半導(dǎo)體承載件暨封裝件及其制法，能有效避免電性接點(diǎn)脫落、并縮減導(dǎo)電組件的長(zhǎng)度。

提供一種半導(dǎo)體承載件，其包括：第一封裝層，具有多個(gè)貫穿的頂寬底窄的錐形孔；電性接點(diǎn)，其形成于各該錐形孔中而呈錐形；以及多路線路，其形成于該第一封裝層的頂面上，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出一置晶區(qū)。

本發(fā)明提供一種半導(dǎo)體封裝件，其包括：具有多個(gè)貫穿的頂寬底窄的錐形孔的第一封裝層；形成于各該錐形孔中而呈錐形的電性接點(diǎn)；形成于該第一封裝層的頂面上的多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層的頂面上定義出一置晶區(qū)；設(shè)置于該置晶區(qū)中的該第一封裝層的頂面上的半導(dǎo)體芯片；將該半導(dǎo)體芯片電性連接至各該焊指墊的多個(gè)導(dǎo)電組件；以及覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層的第二封裝層。

本發(fā)明還提供一種半導(dǎo)體承載件的制法，其包括：于一承載板上形成第一封裝層；于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板；以及于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定義出一置晶區(qū)。

本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括：于一承載板上形成第一封裝層；于該第一封裝層中形成多個(gè)頂寬底窄的錐形孔，以外露該承載板；于各該錐形孔中形成錐形的電性接點(diǎn)，并于該第一封裝層上形成多路線路，各該線路的一端連接各該電性接點(diǎn)，各該線路的另一端形成有焊指墊，該等焊指墊以圍繞方式配置，以于該第一封裝層上定義出一置晶區(qū)；于該置晶區(qū)中的該第一封裝層上接置半導(dǎo)體芯片；形成多個(gè)導(dǎo)電組件，以借由該導(dǎo)電組件將該半導(dǎo)體芯片電性連接至該焊指墊；形成覆蓋該半導(dǎo)體芯片、導(dǎo)電組件、線路與第一封裝層的第二封裝層；以及移除該承載板。

由上可知，本發(fā)明的半導(dǎo)體承載件暨封裝件于第一封裝層中形成孔徑漸縮的錐形孔，所以該電性接點(diǎn)無(wú)法從該錐形孔滑出或脫落，而能提升整體可靠度；此外，本發(fā)明的封裝件可于接置有半導(dǎo)體芯片的該側(cè)的表面上布設(shè)多個(gè)連接各該電性接點(diǎn)的線路，并借由該線路的焊指墊以拉近導(dǎo)電組件的打線距離，故能有效縮減導(dǎo)電組件所需的長(zhǎng)度，進(jìn)而減低整體制造成本。

附圖說明

圖1為一種現(xiàn)有的四方平面無(wú)導(dǎo)腳半導(dǎo)體封裝件的剖視圖。

圖2A至圖2L為本發(fā)明的半導(dǎo)體承載件暨封裝件及其制法的剖視圖，其中，圖2F’為部分圖2F的俯視圖。

主要組件符號(hào)說明

10，20????承載板

100???????通孔

11????????電性接點(diǎn)

12????????半導(dǎo)體芯片