[發明專利]一種DRAM源同步的測試方法及其測試電路有效
| 申請號: | 201110201791.0 | 申請日: | 2011-07-19 |
| 公開(公告)號: | CN102332309A | 公開(公告)日: | 2012-01-25 |
| 發明(設計)人: | 李進;郝福亨 | 申請(專利權)人: | 山東華芯半導體有限公司 |
| 主分類號: | G11C29/56 | 分類號: | G11C29/56 |
| 代理公司: | 西安智邦專利商標代理有限公司 61211 | 代理人: | 徐平 |
| 地址: | 250101 山東省濟南市高*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 dram 同步 測試 方法 及其 電路 | ||
技術領域
本發明涉及一種DRAM源同步的測試方法及其測試電路。
背景技術
在高速DRAM(動態隨機存儲器)接口中,DQS(數據選通)信號與DQ(數據)信號一起使用(每4或8個DQ配合1對DQS)。在讀操作時,DRAM生成DQS和DQ信號。內存控制器接收DQS信號,并用DQS信號鎖存DQ(這種方式被稱為源同步選通)。為了保證能正常工作,明確規定了DQS與DQ的時間關系(參數tDQSQ,tQH)。
在內存生產測試中,必須檢測這些參數并與產品規范作比較。由于接收信號延時等原因,測試機臺無法使用一個輸入信號作為選通信號去鎖存其他接收到的信號。只能用基于測試機臺時鐘信號的選通信號去分別鎖存DQS信號與DQ信號。這種限制使得測試機臺不能重現DRAM的真正工作情形,進而tDQSQ和tQH的測量也不準確。
目前市售的測試系統都是使用替代方法以減少不能夠使用DRAM輸出信號作為選通信號所帶來的限制。
愛德萬5501測試系統(Advantest?T5501)使用選通組。用一組獨立的鎖存信號來存儲輸入信號在細微時刻間隔上的狀態(例如時間間隔為50ps)。選通組被分別用于DQS信號和DQ信號。但選通組依舊是基于測試機臺時鐘信號的。
通過這一組選通信號可以檢測DQ信號的翻轉位置,同樣也可以檢測出相應周期DQS信號的翻轉位置。通過這兩個結果可以計算出每個周期相應的參數tDQSQ和tQH。
此種測量方法的精度受限于這組選通信號間的間隔。同時這組選通信號需要覆蓋DQS和DQ信號的翻轉位置。由于抖動的存在,DQS和DQ信號相對于測試機臺時鐘信號(CLK)的位置時刻都在變化,而DQS和DQ之間的位置變化相對較小。測試機臺是工作在CLK域的,所以選通組需要覆蓋整個DQS或DQ相對于CLK可能的抖動區域。否則無法檢測出DQS和DQ信號的翻轉位置。
為了獲得較高的測量精度需要以很高的密度放置選通信號,另一方面需要有較寬的范圍去覆蓋可能的抖動區域。兩者結合就要求每個選通組要有大量的選通信號。這個要求使得整個測試系統非常復雜、昂貴。
惠瑞捷V93000測試系統使用另一種軟件算法來得到tDQSQ和tQH。測試機臺用單一的選通信號測量DQS和DQ信號,選通信號是基于測試機臺時鐘信號的。DQS的選通信號與DQ的選通信號之間間隔某個tDQSQ或tQH值。然后保持選通信號之間間隔不變同步的改變選通信號相對于測試機臺時鐘信號的位置。記錄每個測試周期內每次移動選通信號的測試結果。在后處理中,同一周期內只要有一次測試結果合格,就認為該周期的測試結果為合格(消除抖動帶來的影響)。
這種方法帶來了若干問題。首先是由于掃描測試的引入使得測試時間顯著增加;其次因為每個周期每次移動的測量結果均需要儲存,由于存儲空間的限制只能測量部分測試周期。最重要的是最終給出的結果過于優化。由于只要有一次合格就認為測試結果為合格,其他的不合格有可能是因為DQS/DQ相對于CLK的抖動造成的,也有可能是設置的參數tDQSQ或tQH不滿足造成的。極端情況下,除了一次偶發性的合格其他均為參數不滿足所造成的不合格,最終結果依舊會認為是合格。
發明內容
本發明旨在提供一種DRAM源同步的測試方法及其測試電路,以解決背景技術測試方式復雜、可靠性不高的技術問題。
本發明的技術方案如下:
一種DRAM源同步的測試方法,包括以下步驟:
(1)將DRAM設置為測試模式,使讀路徑和寫路徑被同時激活;
(2)在讀路徑中,時鐘信號驅動數據由FIFO輸出至DQ管腳,并驅動DQS管腳發出選通信號;
(3)步驟(2)DQ管腳接收的數據和DQS管腳發出的選通信號直接轉回寫路徑;DQS信號選通DQ管腳將數據寫入;
(4)DQ管腳寫入的數據經鎖存后與步驟(2)由FIFO輸出至DQ管腳的原數據進行比較,判斷由該DQ管腳寫入的數據是否正確,即判斷出該DQ管腳是否合格,得到測試結果;
在上述步驟(2)讀路徑或步驟(3)寫路徑中對DQ管腳與DQS管腳之間進行延時設置。
上述延時設置是對驅動DQS管腳的時鐘信號設置時鐘延時,使DQS沿相對于DQ沿移動;或者是對DQS管腳發出的選通信號設置時鐘延時,使DQ管腳延時接收DQS管腳發出的選通信號。
上述步驟(4)中將兩個數據進行比較后,可以通過鎖存電路輸出狀態信息,即若兩個數據不同,則鎖存電路置位,表明該DQ管腳不合格。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于山東華芯半導體有限公司,未經山東華芯半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110201791.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:相機模塊的校準技術
- 下一篇:一種同時基于時域與頻域濾波的指紋增強方法





