[發(fā)明專利]歸約運算裝置、處理器和計算機系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201110201689.0
• 申請日: 2011-07-14
• 公開（公告）號: CN102402421A
• 公開（公告）日: 2012-04-04
• 發(fā)明（設(shè)計）人: 平本新哉;安島雄一郎;井上智宏
• 申請（專利權(quán)）人: 富士通株式會社
• 主分類號: G06F9/302
• 分類號: G06F9/302
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 杜誠;賈萌

1.一種歸約運算裝置，被輸入多個同步信號和數(shù)據(jù)，所述歸約運算裝置設(shè)置與歸約運算的下一個階段相對應的所述多個輸入同步信號的每一個發(fā)送目的地和所述多個輸入數(shù)據(jù)的每一個發(fā)送目的地，并且對所述輸入數(shù)據(jù)執(zhí)行所述歸約運算，所述歸約裝置包括：

同步單元，等待所述多個同步信號的輸入和對所述多個輸入數(shù)據(jù)進行歸約運算的指令，在建立所述多個同步信號之間的同步之后，將所述歸約運算的算術(shù)結(jié)果和所述多個同步信號的發(fā)送目的地輸出到m個發(fā)送目的地，m＞1且m是整數(shù)；

算術(shù)單元，在所述同步被建立的n個所述輸入數(shù)據(jù)之間執(zhí)行算術(shù)運算，n＞1且n是整數(shù)；

存儲單元，存儲數(shù)據(jù)和算術(shù)結(jié)果；

發(fā)送單元，將所述多個輸入數(shù)據(jù)和所述多個同步信號發(fā)送到由所述同步單元指定的所述發(fā)送目的地；以及

接收單元，將所述多個同步信號和所述多個發(fā)送目的地發(fā)送到所述同步單元，并將所述多個輸入數(shù)據(jù)發(fā)送到所述存儲單元，

其中，所述同步單元接收所述多個同步信號和包括在所述歸約運算的輸入指令中的運算類型和數(shù)據(jù)類型至少之一，建立所述同步之后，在n個所述運算類型或者所述數(shù)據(jù)類型之間進行比較，當所述n個運算類型或者數(shù)據(jù)類型不匹配時，將指示不對應的信號而不是算術(shù)結(jié)果發(fā)送到所述m個發(fā)送目的地，并且當所述n個運算類型或者數(shù)據(jù)類型匹配時，執(zhí)行歸約運算的指令。

2.根據(jù)權(quán)利要求1所述的歸約運算裝置，還包括用于所述多個同步單元中的每一個的屏蔽寄存器，當所述屏蔽寄存器指示有效值時，所述屏蔽寄存器禁止所述n個運算類型或者數(shù)據(jù)類型之間的所述比較和所述歸約運算的指令的執(zhí)行。

3.根據(jù)權(quán)利要求1所述的歸約運算裝置，其中經(jīng)由所述發(fā)送單元，所述同步單元發(fā)送指示所述不對應的信號和發(fā)生所述不對應的所述同步單元的標識號。

4.根據(jù)權(quán)利要求1所述的歸約運算裝置，其中所述同步單元還包括：

多個控制寄存器，每一個控制寄存器存儲所述運算類型和數(shù)據(jù)類型至少之一、所述同步信號以及所述發(fā)送目的地；以及

控制單元，基于所述輸入的同步信號，判斷所述同步是否被建立，將包括在所述歸約運算的輸入指令中的所述輸入運算類型和所述輸入數(shù)據(jù)類型至少之一與所述存儲單元中的存儲的運算類型和存儲的數(shù)據(jù)類型至少之一進行比較，并且基于比較結(jié)果檢測所述不對應。

5.根據(jù)權(quán)利要求2所述的歸約運算裝置，其中所述同步單元在所述同步被建立之后參考所述屏蔽寄存器，并且當所述屏蔽寄存器指示有效值時，禁止n個運算類型或者數(shù)據(jù)類型之間的比較以及所述歸約運算指令的執(zhí)行。

6.根據(jù)權(quán)利要求1所述的歸約運算裝置，其中當所述比較結(jié)果不利時，所述同步單元將指示所述不對應的信號而不是算術(shù)結(jié)果發(fā)送到輸入所述輸入數(shù)據(jù)的至少一個發(fā)送目的地。

7.一種處理器，包括：

處理單元；以及

被輸入多個同步信號和數(shù)據(jù)的歸約運算裝置，其設(shè)置與歸約運算的下一個階段相對應的所述多個輸入同步信號的每一個發(fā)送目的地和所述多個輸入數(shù)據(jù)的每一個發(fā)送目的地，并且對所述輸入數(shù)據(jù)執(zhí)行所述歸約運算，

其中所述歸約運算裝置包括：

同步單元，等待所述多個同步信號的輸入和對所述多個輸入數(shù)據(jù)進行歸約運算的指令，在建立所述多個同步信號之間的同步之后，將所述歸約運算的算術(shù)結(jié)果和所述多個同步信號的發(fā)送目的地輸出到m個發(fā)送目的地，m＞1且m是整數(shù)；

算術(shù)單元，在所述同步被建立的n個所述輸入數(shù)據(jù)之間執(zhí)行算術(shù)運算，n＞1且n是整數(shù)；

存儲單元，存儲數(shù)據(jù)和算術(shù)結(jié)果；

發(fā)送單元，將所述多個輸入數(shù)據(jù)和所述多個同步信號發(fā)送到由所述同步單元指定的所述發(fā)送目的地；以及

接收單元，將所述多個同步信號和所述多個發(fā)送目的地發(fā)送到所述同步單元，并將所述多個輸入數(shù)據(jù)發(fā)送到所述存儲單元，

其中，所述同步單元接收所述多個同步信號和包括在所述歸約運算的輸入指令中的運算類型和數(shù)據(jù)類型至少之一，建立所述同步之后，在n個所述運算類型或者所述數(shù)據(jù)類型之間進行比較，當所述n個運算類型或者數(shù)據(jù)類型不匹配時，將指示不對應的信號而不是算術(shù)結(jié)果發(fā)送到所述m個發(fā)送目的地，并且當所述n個運算類型或者數(shù)據(jù)類型匹配時，執(zhí)行歸約運算的指令。