[發明專利]集成電路測試方法

有效

• 申請號: 201110187477.1
• 申請日: 2011-07-05
• 公開（公告）號: CN102866349A
• 公開（公告）日: 2013-01-09
• 發明（設計）人: 郝樂;宿曉慧;韓鄭生;羅家俊
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G01R31/3167
• 分類號: G01R31/3167
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種集成電路測試方法，特別是涉及一種模擬和數模混合集成電路測試。

背景技術

現今，隨著芯片設計水平的不斷提高和加工工藝的日趨完善，單芯片的管腳數越來越多，功能也越來越復雜。這就給測試工程師提出了新的難題：面對功能如此復雜的芯片，怎樣才能編寫出全面、有效，且基本覆蓋芯片大多數功能的測試圖形文件呢？而且在編寫完成后，文件的錄入也將是一件繁瑣的工作。因此，迫切需要在電子設計自動化(EDA)工具與自動測試設備(ATE)平臺之間進行靈活轉換的方法。

VCD文件是改值轉儲(Value?Change?Dump)的簡稱，它是硬件描述語言仿真結果的標準輸出格式，VCD文件是包含有時間量程，范圍定義，堆放了的時間類型和隨著時間的增加實際值的改變等信息的ASCII文件。正是因為它包含了信號的變化信息，就相當于記錄了整個仿真的信息。我們可以這個文件來再現仿真，正可以作為EDA與ATE之間交流的橋梁文件使用。

然而現有的數字電路的測試方案，因處理不了模擬電路和數模混合電路芯片的晶體管級網表，從而無法生成測試所需的VCD文件，搭建不了EDA軟件和ATE測試平臺之間的橋梁。

現有技術，如附圖1所示，是數字集成電路的通用設計流程。首先是設計輸入，以Verilog語言的形式形成電路文件，輸入的文件經過編譯后，可以形成對電路邏輯模型的標準描述。第二步，邏輯仿真，是對如上形成的邏輯描述加入輸入測試信號，檢查輸出信號是否滿足設計要求，在此沒有考慮任何時間關系，只是檢測邏輯是否有錯。采用綜合出的電路結構，對每個邏輯單元添加上對應的時間延遲信息。在此基礎上進行前仿真，檢測電路是否存在邏輯或時序錯誤。第三步，布局布線，對于通過前仿真的電路系統，從全局到局部，進行每個單元的定位以及相關的連線安排，根據連線的具體長度和負載程度，提取每一根連線的電阻/電容參數，得到相應的時間延遲信息。第四步，版圖驗證，也即進行設計規則檢查(DRC)和版圖電路圖比對(LVS)，然后進行寄生參數的提取，將提取的連線參數代入到電路中，在此基礎上進行后仿真，檢測電路是否存在邏輯或時序錯誤。在前仿真和后仿真的環節，產生VCD文件，從而用來測試。

上述數字集成電路的測試技術方案，在應對模擬電路和數模混合電路測試時，因處理不了晶體管級的網表，從而無法生成測試所需的VCD文件，很難搭建EDA軟件和ATE測試平臺之間的橋梁。

發明內容

因此，本發明的目的在于解決在模擬和數模混合芯片測試時，如何把模擬設計和數模混合設計中的SPICE網表轉換成VCD格式的文件，從而直接用于ATE自動測試設備的芯片測試。

為此，本發明提供了一種集成電路測試方法，包括設計指標參數確定、電路圖輸入、前仿真、版圖設計、版圖驗證&寄生參數提取、后仿真、流片，其特征在于，前仿真和后仿真使用晶體管級SPICE網表，該晶體管級SPICE網表能轉換為自動測試平臺所需文件。

其中，晶體管級SPICE網表首先轉換為FSDB文件，然后將FSDB文件轉換為VCD文件，最后將VCD文件轉換為自動測試平臺所需文件格式。

其中，使用Nanosim或VCS的EDA軟件將晶體管級SPICE網表轉換為FSDB文件。其中，在Linux平臺的terminal中鍵入命令“fsdb2vcd”，將FSDB文件轉換為VCD文件。其中，使用Vcdto93K?Edition軟件將VCD文件轉換成測試平臺所要求的文件格式。

其中，自動測試平臺為安捷倫93000SOC測試平臺。其中，自動測試平臺所需文件包括端口信息、時序信息以及測試向量。

依照本發明的集成電路測試方法，由于采用了晶體管級SPICE網表，因而可以進行模擬電路仿真，突破了集成電路測試瓶頸，有利于模擬電路設計自動化。同時，由于采用了FSDB文件格式作為中轉，將晶體管級網表轉為VCD格式，并進一步轉化為測試平臺文件格式，可以搭建EDA與ATE之間的平臺，有利于大規模模擬和數模混合電路的測試。采用此發明技術方案后，可以統一前端模擬設計人員和芯片測試人員對同一芯片的測試理念，規范芯片的測試方案。簡單來說，即前端的設計人員在電路、版圖仿真時所用的激勵網表，在通過此方案后，可以直接準確無誤地反映給后端的測試人員，測試人員只需把最后生成的VCD文件導入安捷倫93000SOC測試平臺，生成測試向量，就可以進行芯片測試。這樣做的有益效果如下：

1.可以極大地縮短芯片測試人員原有編寫測試向量的時間，加快測試的進度；