[發明專利]一種基于注氧隔離技術的黏度傳感器芯片的制備方法

無效

• 申請號: 201110156117.5
• 申請日: 2011-06-10
• 公開（公告）號: CN102320552A
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 趙立波;張桂銘;黃恩澤;蔣莊德;王曉坡;劉志剛
• 申請（專利權）人: 西安交通大學
• 主分類號: B81C1/00
• 分類號: B81C1/00;G01N11/00
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 徐文權

技術領域

本發明涉及一種基于微機電系統(Micro?Electromechanical?Systems，MEMS)技術的黏度傳感器芯片的制備方法，特別是一種基于注氧隔離(Separation?by?Implantation?of?Oxygen，SIMOX)技術的黏度傳感器芯片的制備方法。

背景技術

隨著傳感器技術和MEMS技術等學科的不斷進步，有力地促進了流體黏度測量技術的發展，涌現了一些新的基于MEMS技術的流體黏度測量方法，以解決傳統黏度測量方法所存在的諸如測量所需樣品量較大、不能實時測量及輸出的多為模擬量信號等缺點。目前，基于MEMS技術的流體黏度測量方法主要有基于熱激勵和壓阻感應的原理制作的MEMS雙金屬熱致動器的振動黏度計進行流體黏度的測量，基于聲表面波和微流體技術或基于超聲波技術進行流體黏度的測量，基于激光誘導表面張力波進行流體黏度的測量以及基于硅微懸臂梁振動法測量流體的黏度等。

其中，基于硅微懸臂梁振動法測量流體的黏度，它具體為采用體硅或者絕緣體上的硅(Silicon?on?Insulator，SOI)硅片制作的芯片封裝而成的傳感器來實現流體的黏度測量。采用體硅制作的芯片，硅微懸臂梁是通過濕法腐蝕至一定厚度以及感應耦合等離子(Inductively?Coupled?Plasma，ICP)刻蝕成一定形狀而制作的，由于腐蝕過程中腐蝕液的濃度改變導致腐蝕速率變化，造成硅微懸臂梁的厚度難以控制且厚度均勻性也難以保證，此外，拾振電阻與硅基底之間的PN在環境溫度升高時存在漏電流的影響，當工作溫度達到80℃以上時，傳感器的特性就會變差，從而造成傳感器不能在高溫條件下工作的局限性；采用SOI硅片制作的芯片，硅微懸臂梁厚度和均勻性由上層單晶硅保證，氧化一定厚度的上層單晶硅然后再在氧化層上面制作后續測量電路，由于氧化層將上層測量電路和硅基底隔離開，使得傳感器可以工作在高溫環境下，但其摻雜多晶硅構成的拾振電阻，壓阻效應較小，多晶硅摻雜電阻的最大壓阻系數僅為單晶硅摻雜電阻的70％，影響了測量結果的精度。

發明內容

本發明所要解決的技術問題是提供一種基于注氧隔離技術的黏度傳感器芯片的制備方法，以解決芯片厚度控制及厚度均勻一致性、耐高溫以及拾振電阻的壓阻效應較小的問題。

本發明基于注氧隔離技術的黏度傳感器芯片的制備方法，包括以下步驟：

(1)清洗雙面拋光的(100)晶面SOI硅片，所述SOI硅片由上層單晶硅、二氧化硅埋層和下層單晶硅組成，其中，二氧化硅埋層將上層單晶硅和下層單晶硅隔離開；

(2)在距離上層單晶硅上表面0.1μm～0.3μm下的位置，采用注氧隔離技術形成二氧化硅絕緣隔離層，然后通過退火修復注氧隔離過程中對硅片的損壞并使二氧化硅絕緣隔離層的均勻性保持一致，其中，二氧化硅絕緣隔離層將上層單晶硅分割成上下兩部分；

(3)采用氣相淀積技術在步驟(2)得到的器件正面外延其厚度至1μm～3μm，之后采用離子注入技術對其進行硼摻雜，獲得P型摻雜硅，然后沿[011]晶向和晶向采用等離子刻蝕技術刻蝕P型摻雜硅，獲得構成惠斯通電橋的四個拾振電阻R₁、R₂、R₃和R₄；

(4)采用低壓氣相淀積技術在步驟(3)得到的器件正面淀積氮化硅應力匹配層，再利用引線孔掩膜版，刻蝕氮化硅應力匹配層；

(5)采用濺射工藝在氮化硅應力匹配層上淀積金層，然后經過剝離工藝后形成焊盤、內引線和線圈；

(6)采用低壓氣相淀積技術在步驟(5)得到的器件正面淀積氮化硅電氣絕緣層；

(7)利用掩膜版在電氣絕緣層上刻蝕出跳線孔，并再次采用濺射工藝在電氣絕緣層上淀積金層，經過剝離工藝后形成跳線；

(8)采用低壓氣相淀積技術在步驟(7)得到的器件正面和背面分別淀積氮化硅保護層；

(9)用等離子刻蝕技術刻蝕位于背面的氮化硅保護層，再采用濕法刻蝕技術進行背腔腐蝕至二氧化硅埋層；

(10)采用感應耦合等離子刻蝕技術釋放硅微懸臂梁，再采用等離子刻蝕技術刻蝕出焊盤(9)，最后經過劃片得到所設計的黏度傳感器芯片的單個芯片。

所述SOI硅片為N型(100)晶面SOI硅片；所述SOI硅片的上層單晶硅的厚度為15μm～30μm，二氧化硅埋層的厚度為0.2μm～0.4μm，下層單晶硅的厚度為525μm～775μm；所述二氧化硅絕緣隔離層的厚度為0.2μm～0.4μm，其將上層的電路與位于二氧化硅絕緣隔離層下的上層單晶硅隔離開。