[發明專利]一種基于游標延遲鏈的時間數字轉換方法及其電路

有效

• 申請號: 201110142407.4
• 申請日: 2011-05-30
• 公開（公告）號: CN102355267A
• 公開（公告）日: 2012-02-15
• 發明（設計）人: 郝榮剛;梁紅濤;郎咸忠
• 申請（專利權）人: 山東壽光科迪電子有限公司
• 主分類號: H03M1/56
• 分類號: H03M1/56
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 李江

技術領域

本發明涉及一種時間數字轉換方法，具體地說，涉及一種基于游標延遲鏈的時間數字轉換方法及其電路，屬于電子技術領域。

背景技術

隨著現代電子技術和科學基礎研究的發展，時間和頻率的測量和控制技術在科學技術各領域中占據著越來越重要的地位，近年來，國內外的頻率標準的準確度和穩定度提高很快，應用范圍也更加廣泛，但是，對高準確度和穩定度頻率信號的測量和對比技術的精度還不能滿足。

一般而言，時間數字轉換電路(Time?to?Digital?Converting,TDC)就是用來測量頻率信號的電路，它通過測量信號的延遲程度，并將信號的延遲程度轉換成世紀延遲級的延遲量，也就是將信號的延遲程度以確切數目的延遲級表示。

現有的做法為：分別將第一信號和第二信號送入第一延遲電路和第二延遲電路，其中第一延遲信號(通常為待測信號)送入的時間較第二信號(通常為已知的參考信號)早，但第一延遲電路的延遲級的延遲量較第二延遲電路的延遲級的延遲量較大。因此，第二信號會慢慢追上第一信號，而當第二信號追上第一信號時，便可計算兩信號分別經過的延遲級數量，并計算兩延遲級群組的差異總量，便可計算出第一信號的延遲程度。常見的做法是，先以其他機制算出延遲量較大的延遲級Ts與延遲量較小的延遲級Tf的差(Ts-Tf)，再將待測信號的延遲情況以N(Ts-Tf)表示。由于此類型時間數字轉換電路的結構和操作方式，以及如何計算出待測信號的延遲情況為本領域一般技術人員所知悉，本文在此不再一一贅述。

然而，這樣的做法，往往需要是用整條的延遲電路，電路非常復雜，并且雖然該種做法可以達到較高的測量精度，但往往所能達到的時間或頻率量程較小。

發明內容

本發明要解決的問題是針對以上不足，提供一種精密的基于游標延遲鏈的時間數字轉換方法及其電路，以用來解決目前時間測量電路較為復雜以及量程有限的問題。

為解決以上問題，本發明采用以下技術方案：一種基于游標延遲鏈的時間數字轉換方法，包括以下步驟：

提供第一延遲電路，所述第一延遲電路具有第一延遲級，以延遲第一輸入信號并產生第一輸出信號；

提供第二延遲電路，所述第二延遲電路具有第二延遲級，以延遲第二輸入信號并產生第二輸出信號；

提供第一計數器，所述第一計數器耦接于第一延遲電路，用來計數所述第一輸出信號產生第一計數值并且當第二輸入信號輸入時停止計數；

提供第二計數器，所述第二計數器耦接于所述第一延遲電路，用來當第二輸入信號開始時計數所述第一輸出信號產生第二計數值；

提供相位比較器，所述相位比較器耦接于所述第一延遲電路，第二延遲電路和第二計數器，用來比較所述第一輸出信號和第二輸出信號的相位以產生比較信號并輸出第一輸入信號和第二輸入信號的時間差；

所述比較信號包含相位信息。

作為上述技術方案的進一步改進：

所述第一延遲級的延遲量比第二延遲級的延遲量大。

所述第一延遲電路將第一輸出信號分為N個等分的相位；

第二延遲電路將第二輸出信號分為N個等分的相位；

N為大于2的奇數。

所述相位比較器對所述第一輸出信號和第二輸出信號的N個相位分別進行比較，并當所述第一輸出信號和第二輸出信號的某個相位完全同步時第二計數器計數停止，產生比較信號并輸出所述兩個輸入信號的時間差，所述比較信號包含相位信息。??

所述第一輸入信號和第二輸入信號的時間差為根據所述第一計數值獲得的時間、根據第二計數值獲得的時間延遲差以及相位比較器的相位信息代表的時間差之和。

一種實現基于游標延遲鏈的時間數字轉換方法的電路，包括：

第一延遲電路，包括一個與門AND1和N個反相器NOT1；

與門AND1的一個輸入端接第一輸入信號；

N個反相器NOT1依次串聯在與門AND1的輸出端和與門AND1的另一個輸入端之間。

第二延遲電路，包括一個與門AND2和N個反相器NOT2；

與門AND2的一個輸入端接第二輸入信號；

N個反相器NOT2依次串聯在與門AND2的輸出端和與門AND2的另一個輸入端之間。

第一計數器，耦接于所述第一延遲電路的第一個相位輸出端和第一輸入信號；

與門AND3和反相器NOT，第二輸入信號經反相器NOT接與門AND3的一個輸入端；

第一延遲電路的第一個相位輸出端接與門AND3的另一個輸入端；