[發明專利]一種空氣為側墻的圍柵硅納米線晶體管的制備方法

有效

• 申請號: 201110139058.0
• 申請日: 2011-05-26
• 公開（公告）號: CN102214595A
• 公開（公告）日: 2011-10-12
• 發明（設計）人: 黃如;諸葛菁;樊捷聞;艾玉杰;王潤聲;黃欣
• 申請（專利權）人: 北京大學
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8238;B82B3/00
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

技術領域

本發明屬于CMOS超大規模集成電路(ULSI)制造技術領域，具體涉及一種空氣側墻的圍柵硅納米線晶體管的制備方法。

背景技術

隨著器件尺寸縮小到深亞微米，傳統平面晶體管的柵控能力減弱，短溝道效應越來越明顯，導致一系列問題，如閾值電壓漂移、亞閾值斜率增加、亞閾區泄漏電流增加、漏致勢壘降低效應等等。為了抑制日益惡化的短溝道效應，可以采用多柵結構，增加柵對溝道的控制能力。多柵結構的極致為圍柵硅納米線結構，由于圍柵結構優秀的柵控能力和一維準彈道輸運潛力，圍柵硅納米線晶體管能夠獲得非常好的亞閾值特性、提高電流開關比、增強電流驅動能力。另外，還具有良好的CMOS工藝兼容能力，因此圍柵硅納米線晶體管被認為是一種未來有希望取代平面晶體管的器件。

但是由于其圍柵、納米級溝道的結構特點，柵和源漏之間的邊緣(fringing)寄生電容不可忽略，如圖1所示，從而嚴重影響器件的瞬態響應特性。

為了減小寄生電容，可以采用較低介電常數的材料作為側墻，能夠減小柵和源漏之間的電容耦合效應，從而減小邊緣寄生電容。空氣具有極低的介電常數，以空氣為側墻的圍柵硅納米線晶體管沿著溝道方向的剖面圖如圖2所示。

由于納米線獨特的三維結構，如何形成空氣側墻需要特殊的工藝流程設計，這方面的研究目前未見報道。

發明內容

本發明的目的是提供一種以空氣為側墻的圍柵硅納米線晶體管的制備方法。該晶體管在SOI(Silicon-On-Insulator，絕緣襯底上的硅)襯底上制備。

本發明提供的技術方案如下：

一種空氣為側墻的圍柵硅納米線晶體管的制備方法，其特征在于，在SOI襯底上制備，包括如下步驟：

1)隔離工藝；

2)淀積SiO₂、淀積SiN；

3)光刻定義溝道區和大源漏區；

4)通過刻蝕將光刻膠上的圖形轉移到SiN和SiO₂硬掩膜上；

5)淀積與Si有高刻蝕選擇比的材料A(如SiO₂、SiN等)；

6)光刻定義Fin(鰭狀細線條)條；

7)通過刻蝕將光刻膠上的圖形轉移到材料A上，形成Fin和大源漏的硬掩膜；

8)以材料A和SiN為硬掩膜，刻蝕Si，形成Si?Fin條和大源漏；

9)淀積SiN；

10)刻蝕SiN，形成SiN側墻；

11)氧化，形成納米線；

12)濕法去除氧化層，形成懸空納米線；

13)形成柵氧化層；

14)淀積多晶硅；

15)光刻定義柵線條；

16)通過刻蝕將光刻膠上的圖形轉移到多晶硅上；

17)注入多晶硅和源漏；

18)濕法腐蝕SiN；

19)淀積SiO₂，形成空氣側墻；

20)退火激活雜質；

21)采用常規CMOS后端工藝完成后續流程，完成器件制備。

所述步驟1)采用硅島隔離或者硅的局部氧化隔離(LOCOS)。

所述步驟2)、5)、9)、14)、19)采用的是化學氣相淀積方法。

所述步驟4)、7)、8)、16)采用的是各向異性干法刻蝕。

所述步驟10)采用的是各項異性干法刻蝕，要保證源漏上方仍然有SiN保留而不是全部被刻蝕掉。

所述步驟11)采用的是干氧氧化或氫氧合成氧化。

所述步驟12)采用的是氫氟酸去掉氧化層。

所述步驟13)采用的是干氧氧化形成SiO₂介質層，也可以采用其他高介電常數的介質層。

所述步驟18)采用的是170℃濃磷酸去除SiN。

本發明的有益效果：本發明提供的以空氣為側墻的硅納米線晶體管的制備方法，與CMOS工藝流程相兼容，空氣側墻的引入能有效減小器件的寄生電容，提高器件瞬態響應特性，適用于高性能邏輯電路應用。

附圖說明

圖1圍柵硅納米線器件邊緣電容示意圖

圖2SiO₂和空氣側墻的圍柵硅納米線器件沿著溝道方向的截面圖

圖3到圖13是實施實例的工藝流程圖，圖中各層材料的說明如下：

1-Si?????2-埋氧化層

3-SiN????4-多晶硅

5-SiO₂???6-空氣

具體實施方式

下面結合附圖和具體實施例對本發明作進一步闡述。