[發明專利]直立式金屬氧化物半導體整流二極管及其制作方法

有效

• 申請號: 201110132960.X
• 申請日: 2011-05-20
• 公開（公告）號: CN102789977A
• 公開（公告）日: 2012-11-21
• 發明（設計）人: 趙國梁;陳美玲;郭鴻鑫
• 申請（專利權）人: 英屬維京群島商節能元件股份有限公司
• 主分類號: H01L21/329
• 分類號: H01L21/329;H01L29/872;H01L29/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 彭久云

技術領域

本發明涉及一種直立式金屬氧化物半導體整流二極管及其制作方法，尤指以制作方法以提供出一種具有較低的反向電壓漏電流、較低的正向偏置電壓(V_f)、較高的反向耐電壓值以及較短的反向回復時間(t_RR)等特性的直立式金屬氧化物半導體整流二極管。

背景技術

肖特基二極管(Schottky?Diode)為以電子作為載流子的單極性元件，其特性為速度快，且于加入較低的正向偏壓(Forward?Bias?Voltage；V_f)時，便可有較大的順向電流與較短的反向回復時間(Reverse?Recovery?Time；t_RR)，但若加入持續增加的反向偏壓時，則會有較大的漏電流(與金屬功函數及半導體摻雜濃度所造成的肖特基勢壘(Schottky?Barrier)有關)。而后，有溝槽式的肖特基勢壘二極管的提出，是通過于溝槽中填入多晶硅或金屬來截止反向漏電流，使元件的漏電能大幅降低。

關于溝槽式的肖特基勢壘二極管，其代表性發明可參閱美國專利第5365102號(專利名稱：：“SCHOTTKY?BARRIER?RECTIFIER?WITH?MOS?TRENCH”)中所披露的元件結構與技術；并請參閱如圖1(a)至圖1(f)所示的主要工藝步驟。首先在圖1(a)中，提供有外延層(epitaxial?layer)厚度的半導體基板12，且此基板12具有兩表面12a、12b，其中高摻雜濃度(N⁺型)的陰極區域12c鄰近其表面12a，而低摻雜濃度(N型)的漂移區域12d則從高摻雜濃度(N⁺型)的陰極區域12c伸展至表面12b；并進而于其上生長二氧化硅層(SiO₂)13，以降低接著要生長的氮化硅層(Si₃N₄)15的沉積應力，并再于氮化硅層15上形成光致抗蝕劑層17。

而接著在圖1(b)中，利用該光致抗蝕劑層17進行光刻工藝(lithography)及蝕刻工藝(etching)，以移除部分的氮化硅層15、二氧化硅層13以及基板12，從而將其基板12的漂移區域12d蝕刻出多個分離平臺14，且形成為具有特定深度與寬度的溝槽結構22。接著在圖1(c)中，分別于其溝槽結構22的側壁22a及底部22b上生長出絕緣性質的熱氧化層16。并在圖1(d)中，移除剩下的氮化硅層15和二氧化硅層13，以及于圖1(e)中，在其整體結構的上方鍍上金屬層23。并接著在圖1(f)中，在背面的表面12a處同樣進行金屬鍍制，使其多個分離的平臺14能將所接觸的金屬層23平行連接出單一個陽極金屬層18，而于其背面的表面12a處則能形成出陰極金屬層20；使陽極金屬層18與平臺14的接觸便因所謂的肖特基勢壘(Schottky?Barrier)而成為肖特基結面，從而完成晶片的工藝。

由上述的方法制作的溝槽式金屬氧化物半導體勢壘肖特基整流二極管(Trench?MOS?Barrier?Schottky?Rectifier，簡稱為TMBR；或Trench?MOS?Barrier?Schottky?Diode，簡稱為TMBS?Diode)，具有極低的正向偏置電壓(V_f)，反向漏電流則受到溝槽結構的截止，會比無溝槽結構者有更低的漏電流。然而，由于在硅晶片上挖溝槽等工藝所制造出的應力未能有效的得到適當的處理，使得產品在可靠度測試時較容易故障；于實際產品應用時亦偶有故障產生。其原因即為應力導致的微細裂痕，最后造成元件故障。

發明內容

本發明涉及一種直立式金屬氧化物半導體整流二極管(Vertical?MOS?Rectifier，簡稱為VMOS?Rectifier)制作方法，該方法包括下列步驟：提供半導體基板；于該半導體基板的第一側形成第一多溝槽結構和第一掩模層；于該半導體基板的第二側和該第一掩模層上形成第二掩模層；根據該第二掩模層對該半導體基板進行蝕刻，以于該半導體基板的第二側形成第二多溝槽結構；于該第二多溝槽結構的表面上形成柵極氧化層；于該柵極氧化層和該第二掩模層上形成多晶硅結構；對該多晶硅結構進行蝕刻，并對該第二掩模層進行濕浸漬；于該半導體基板內和該第二多溝槽結構間進行離子注入工藝，而形成離子注入層；對該第二掩模層進行蝕刻；于該離子注入層、該柵極氧化層、該多晶硅結構和該第一掩模層上形成金屬濺鍍層；以及對該金屬濺鍍層進行蝕刻，以將該第一掩模層的部分表面加以露出。