[發明專利]芯片測試結構以及測試方法

有效

• 申請號: 201110107586.8
• 申請日: 2011-04-27
• 公開（公告）號: CN102760728A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 楊志剛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/02
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體封裝測試領域，特別涉及一種用于在晶圓切割后測試芯片介質層完整性的測試結構及測試方法。

背景技術

在半導體制造領域，為了對制造工藝進行監控，保證半導體器件的可靠性，通常的做法是在器件中形成測試結構(testkey)，用于一些關鍵參數的測試。在一塊半導體晶圓上通常會制造多個具有重復結構的芯片(Die)，當完成芯片制造工藝后，需要沿預定的切割道對晶圓進行切割形成多個分立芯片，然后再進行芯片的封裝。在切割過程中，尤其機械切割時，晶圓容易受到應力作用，上述應力對芯片產生一定影響，甚至損壞芯片介質層，進而產生產品的可靠性問題。

具體的，在晶圓切割時，芯片鄰近切割道的區域容易產生損傷，使得介質層的內部或者相鄰介質層(絕緣介質層、金屬層)之間形成細微的裂隙，直接影響介質層的絕緣或者導電性能，從而在芯片的有源區或互連結構內產生短路、漏電或其他電性問題。因此在晶圓切割后對芯片進行介質層完整性的測試顯得尤為必要。

圖1給出了現有技術的芯片介質層完整性的測試結構，包括位于芯片邊、角處鄰近切割道的若干組平行金屬線。所述各組平行金屬線均包括兩條相互平行且位于同一層的測試金屬線，每條測試金屬線的兩端均與測試焊墊連接。

當晶圓切割過程中，芯片受到應力作用而產生了沿介質層橫向或縱向的撕扯，介質層出現裂隙，將容易使得上述測試結構中的測試金屬線產生錯位，原本相互絕緣的測試金屬線之間發生短路或測試金屬線自身發生斷路。在測試過程中向測試焊墊通電，檢測每組測試金屬線中的短路以及斷路情況，便可以確定裂隙的大致位置。例如，在圖1中芯片周圍的若干組測試金屬線中，若位于芯片拐角處的測試金屬線總是存在短路或斷路的情況，則可以推斷芯片在切割時，該方向的應力作用過大，介質層完整性存在問題，進而基于上述檢測結果改進切割方式或芯片的半導體結構，提高工藝可靠性。

現有的測試結構具有如下局限性：相鄰兩組平行金屬線的間隔處為檢測盲區，無法確定是否存在裂隙，因此為了提高檢測精度需要在芯片周圍設置盡可能多的平行金屬線組。所述平行金屬線組數越多，對于裂隙的測試也越準確，但同時需要設置更多的測試焊墊。當對各金屬線組的斷線以及短路情況進行逐段檢測時，將使得檢測過程較為繁瑣。

發明內容

本發明解決的問題是提供一種芯片測試結構及其測試方法，改善現有芯片測試結構測試精度低，測試復雜的問題。

本發明提供的一種芯片測試結構，用于檢測晶圓切割后的介質層完整性，包括：平行且相互絕緣的第一測試金屬線以及第二測試金屬線；所述第一測試金屬線與第二測試金屬線為同一層金屬；兩者均具有始端以及終端，并各自圍繞芯片的器件區域構成非封閉的環狀，且所述第二測試金屬線位于第一測試金屬線的外側；還包括與所述第一測試金屬線電連接的若干第一焊墊，與所述第二測試金屬線電連接的若干第二焊墊。

可選的，所述第一測試金屬線以及第二測試金屬線沿芯片周圍的切割道延伸。

所述第一測試金屬線以及第二測試金屬線上均定義有檢測點，所述檢測點將第一測試金屬線以及第二測試金屬線分成若干檢測段；所述各第一焊墊分別與第一測試金屬線上的檢測點連接，各第二焊墊分別與第二測試金屬線上的檢測點連接。可選的，所述第一測試金屬線上的各檢測段長度相等，所述第二測試金屬線上的各檢測段長度相等。所述第一測試金屬線以及第二測試金屬線的始端以及終端均為檢測點。

可選的，所述第一焊墊以及第二焊墊均位于第一測試金屬線內側，且與第一測試金屬線、第二測試金屬線為同一層金屬；所述第一焊墊與第一測試金屬線通過金屬互連線連接，所述第二焊墊與第二測試金屬線通過接觸孔以及金屬互連線橋接。

可選的，所述第一測試金屬線與第二測試金屬線的間距為芯片的特征尺寸。

本發明提供的另一種芯片測試結構，用于檢測晶圓切割后的介質層完整性，包括：平行且相互絕緣的第一測試金屬線以及第二測試金屬線；所述第一測試金屬線與第二測試金屬線為不同層金屬，且相互對準；兩者均具有始端以及終端，并各自圍繞芯片的器件區域構成非封閉的環狀；還包括與所述第一測試金屬線電連接的若干第一焊墊，與所述第二測試金屬線電連接的若干第二焊墊。

可選的，所述第一測試金屬線以及第二測試金屬線沿芯片周圍的切割道延伸。