[發明專利]具有多層級架構的快閃存儲器

有效

• 申請號: 201110103423.2
• 申請日: 2011-04-20
• 公開（公告）號: CN102237314A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 亞歷山德羅·格羅西;朱利奧·阿爾比尼;安娜·馬里亞·孔蒂
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 宋獻濤

技術領域

本文中所揭示的標的物涉及一種多層級快閃存儲器及一種用以形成所述多層級快閃存儲器的工藝流程。

背景技術

舉例來說，存儲器裝置可用于許多類型的電子裝備中，例如計算機、蜂窩電話、PDA、數據記錄器、游戲及導航設備。對較小及/或能力更高的電子裝備的不斷需求可產生對較小、較高密度存儲器裝置的需要，其可涉及接近與原子或分子級的材料及電子行為相關聯的較低邊界的小半導體特征大小。因此，除減小半導體特征大小以外的用以增加存儲器密度的方法可涉及新配置，例如三維存儲器架構。然而，此種方法可涉及對實施起來相對昂貴的新制作技術及/或新工藝流程的顯著轉變。因此，可需要一種可使用從用以制作更熟悉的二維存儲器架構的工藝流程相對少地作修改的工藝流程制作的三維存儲器架構。

附圖說明

將參照以下各圖描述非限制性及非窮舉性實施例，其中除非另有規定，各圖中相同參考編號指代相同部件。

圖1是根據一實施例的多層級存儲器裝置的橫截面圖。

圖2是根據一實施例的多層級存儲器裝置的另一橫截面圖。

圖3是根據一實施例的用以形成多層級存儲器裝置的工藝的流程圖。

圖4是根據一實施例的存儲器裝置的晶體管部分的柵極堆疊層的橫截面圖。

圖5是根據一實施例的存儲器裝置的晶體管部分的橫截面圖。

圖6是根據一實施例的包括層間電介質層的存儲器裝置的晶體管部分的橫截面圖。

圖7是根據一實施例的準備用于制作存儲器陣列的存儲器裝置的橫截面圖。

圖8是根據一實施例的包括存儲器陣列的存儲器裝置的橫截面圖。

圖9是根據一實施例的包括存儲器陣列的存儲器裝置的另一橫截面圖。

圖10是根據一實施例的準備用于制作源極觸點的存儲器裝置的橫截面圖。

圖11是根據另一實施例的存儲器裝置的橫截面圖。

圖12是根據一實施例的準備用于制作多層級存儲器陣列的存儲器裝置的橫截面圖。

圖13是根據一實施例在多層級存儲器陣列中的漏極或源極觸點的橫截面圖。

圖14是根據一實施例的計算系統及存儲器裝置的示意圖。

具體實施方式

此說明書通篇所提及的“一個實施例”或“一實施例”意指結合所述實施例描述的特定特征、結構或特性包括在所請求的標的物的至少一個實施例中。因此，在此說明書通篇的各個地方出現的片語“在一個實施例中”或“一實施例”未必全部指代相同實施例。此外，可將所述特定特征、結構或特性組合在一個或一個以上實施例中。

在一實施例中，三維存儲器結構可包含襯底上的外圍電路、用以覆蓋所述外圍電路的層間電介質層(ILD)及在所述ILD上的兩個或兩個以上存儲器單元陣列層級。此種ILD可包含(舉例來說)使用各種技術(包括低壓化學氣相沉積(LPCVD)、化學氣相沉積(CVD)及/或原子層沉積(ALD))沉積的氧化硅。舉例來說，此外圍電路(舉例來說)可包含用以選擇及/或操作柵極線、位線及/或漏極-源極線的控制電路。此外圍電路還可包含感測放大器電路，但所請求的標的物不受限于此。不管名字如何，外圍電路不需要駐留于存儲器結構的外圍上。特定來說，此外圍電路可安置于其上構建有所述外圍電路的襯底與兩個或兩個以上存儲器單元陣列層級之間。在一個實施方案中，此種三維存儲器結構可包含NAND快閃存儲器，但所請求的標的物不受此方面的限制。

在一實施例中，存儲器單元陣列可包含電荷捕集NAND快閃存儲器。此些存儲器單元可包含用以選擇性地捕集電荷載子的氧化物-氮化物-氧化物(ONO)堆疊及源極/漏極區之間的溝道區。與存儲器陣列的各個層級的源極/漏極觸點可包含延伸穿過存儲器陣列的各個層級的導電插塞。在一特定實施例中，漏極觸點可從最頂部存儲器單元陣列層級延伸到最底部存儲器單元陣列層級。

在一實施例中，用以制作三維存儲器結構的工藝流程可通過在襯底上形成外圍電路而開始。在用絕緣材料及/或ILD覆蓋外圍電路之后，可形成第一存儲器陣列層級。在用另外的絕緣材料及/或ILD覆蓋第一存儲器陣列層級之后，可形成另一存儲器陣列層級，等等。接著可如下文所描述來形成通往各個存儲器陣列層級的接觸線。當然，用以制作三維存儲器結構的工藝的此些細節僅為實例，且所請求的標的物不受限于此。