[發明專利]電介質隔離型半導體裝置的制造方法

無效

• 申請號: 201110102083.1
• 申請日: 2011-04-22
• 公開（公告）號: CN102244028A
• 公開（公告）日: 2011-11-16
• 發明（設計）人: 秋山肇
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/336
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 毛利群;王洪斌

1.?一種電介質隔離型半導體裝置的制造方法，其特征在于，具備：

在半導體襯底的主面的第1區域形成多個溝槽的工序；

對所述半導體襯底的表面進行氧化，在所述半導體襯底的所述主面形成第1電介質層，在所述第1區域形成第1厚膜電介質層的工序；

在所述半導體襯底隔著所述第1電介質層貼合第1導電型的半導體層的工序；

在所述第1厚膜電介質層的上方，對所述半導體層的一部分注入雜質，形成第1半導體區域的工序；

以從所述第1半導體區域離開并包圍所述第1半導體區域的方式，對所述半導體層的一部分注入與所述第1導電型相反的第2導電型的雜質，形成第2半導體區域的工序；

形成連接于所述第1半導體區域的第1主電極的工序；

形成連接于所述第2半導體區域的第2主電極的工序；以及

在所述半導體襯底的背面形成背面電極的工序。

2.?根據權利要求1所述的電介質隔離型半導體裝置的制造方法，其特征在于，在所述第1厚膜電介質層將所述多個溝槽作為空洞而殘留。

3.?根據權利要求1或2所述的電介質隔離型半導體裝置的制造方法，其特征在于，還具備：

在所述半導體層的主面的第2區域形成多個溝槽的工序；以及

對所述半導體層的表面進行氧化，在所述半導體層的所述主面形成第2電介質層，在所述第2區域形成第2厚膜電介質層的工序，

在對所述半導體襯底貼合所述半導體層時，以所述第1厚膜電介質層和所述第2厚膜電介質層相向的方式進行對準調整，使所述第1電介質層和所述第2電介質層密接。

4.?根據權利要求3所述的電介質隔離型半導體裝置的制造方法，其特征在于，所述第2厚膜電介質層的寬度比所述第1半導體區域的寬度大。

5.?根據權利要求3所述的電介質隔離型半導體裝置的制造方法，其特征在于，所述第1厚膜電介質層的寬度相對于所述第2厚膜電介質層的寬度是相同或大的。

6.?根據權利要求3所述的電介質隔離型半導體裝置的制造方法，其特征在于，從所述第2厚膜電介質層到所述第1半導體區域的上表面的長度γ和所述半導體層的雜質濃度N，具有γ×N<1.2E12cm^-2的關系。

7.?根據權利要求3所述的電介質隔離型半導體裝置的制造方法，其特征在于，

所述第1半導體區域是所述第2導電型，

在形成所述第1半導體區域時，在所述第1半導體區域和所述第2厚膜電介質層之間形成所述第1導電型的緩沖層。

8.?根據權利要求1或2所述的電介質隔離型半導體裝置的制造方法，其特征在于，將所述多個溝槽形成為同心圓狀或漩渦狀。