[發明專利]無電鍍形成的半導體裝置的接觸組件及用減少的剪力移除過多的材料

有效

• 申請號: 201110084642.0
• 申請日: 2011-03-31
• 公開（公告）號: CN102208361A
• 公開（公告）日: 2011-10-05
• 發明（設計）人: A·普羅伊塞;N·斯科勒得;U·斯特克金
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明是關于集成電路的制造，更特別地，是關于半導體裝置的接觸階層，其中接觸區域，例如柵極電極及汲極與源極區域，通過電化學沉積技術形成的接觸組件，連接至半導體裝置的金屬化系統。

背景技術

在現在集成電路中，例如微處理器、儲存裝置等，在受限的芯片區域上，提供許多電路組件，特別是晶體管。關于電路組件的效能增加與尺寸減小，雖然近年來已經發展許多方法，對于電子裝置增強的功能性需求促使半導體制造者穩定減小電子組件的特征尺寸以及增加運作速度。然而，特征尺寸的持續縮小涉及努力重新設計工藝技術與發展新工藝方法與工具，因而符合新的設計規則。一般而言，在包含復雜邏輯部分的復雜電路中，有鑒于裝置效能與/或功率消耗與/或成本效率，MOS技術是較佳的制造技術。在包含MOS技術制造的邏輯部分的集成電路中，許多場效晶體管(FETs)典型地是以切換模式運作，亦即這些裝置具有高傳導狀態(開啟狀)與高阻抗狀態(關閉狀)。場效晶體管的狀態是由柵極電極控制，在使用適當控制電壓之后，控制在汲極終端與源極終端之間形成的通道的傳導性。

在場校晶體管的基礎上，可組成更復雜的電路組件，例如逆變器(inverter)等，因而形成復雜的邏輯電路、內存裝置等。由于尺寸減小，電路組件的運作速度已經隨著每個新裝置世代增加，然而，其中復雜集成電路最終達到運作速度的限制因子不再是個別晶體管組件，但是在包含實際半導體電路組件，例如晶體管與類似物，的裝置階層上方形成復雜線網絡的電效能。典型地，由于現在集成電路的許多電路組件與所需要的復雜布局，無法在相同裝置階層上建立個別電路組件的電連接，在其上制造電路組件，但是需要一或多個額外金屬化層，通常包括含金屬線，用于內部階層電連接，以及也包括多個階層間連接，亦指為通孔。這些互結構包括適當的金屬，并且提供個別電路組件與不同堆棧金屬層的電連接。

再者，為了建立電路組件與金屬化層的連接，提供適當垂直接觸結構，連接至電路組件的個別接觸區域，例如晶體管的柵極電極與/或汲極與源極區域，以及金屬層中的個別金屬線。所述接觸結構可包括接觸組件或是包圍與鈍化電路組件的層間借電材料中形成的接觸插頭。在縮小裝置階層中電路組件的關鍵尺寸之后，金屬線的尺寸、通孔與接觸組件必須用于減小的尺寸，因而需要精密的含金屬材料與介電材料，用來降低金屬化層中的寄生電容，以及對個別金屬線與通孔提供足夠的高傳導性。例如，在復雜的金屬化系統中，典型使用銅與低k借電材料，介電材料的介電常數約為3.0更小，用來達到集成電路信賴性所需要的電效能與電遷移作用。根據裝置階層中電路組件的密度，在下方的金屬化層中，必須提供具有大小約100納米或更小的金屬線與通孔，用來達到所需要的“封裝密度”。