[發明專利]金屬半導體化合物薄膜和DRAM存儲單元及其制備方法

有效

• 申請號: 201110063882.2
• 申請日: 2011-03-17
• 公開（公告）號: CN102184946B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 吳東平;張世理;朱志煒;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/43
• 分類號: H01L29/43;H01L27/108;H01L21/283;H01L21/02;H01L21/8242
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙)31260
• 代理人: 盧剛

1.一種金屬半導體化合物薄膜，形成于半導體層與多晶半導體層之間，用于改善所述半導體層與所述多晶半導體層之間的接觸，其特征在于，所述金屬半導體化合物薄膜的厚度為2～5nm。

2.如權利要求1所述的金屬半導體化合物薄膜，其特征在于，所述半導體層為硅或絕緣層上硅，所述多晶半導體層為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。

3.如權利要求1所述的金屬半導體化合物薄膜，其特征在于，所述半導體層為鍺或絕緣層上鍺，所述多晶半導體層為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。

4.如權利要求2或3所述的金屬半導體化合物薄膜，其特征在于，所述金屬半導體化合物薄膜由金屬與所述半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉑。

5.如權利要求4所述的金屬半導體化合物薄膜，其特征在于，所述金屬中還摻入了鎢和/或鉬。

6.一種DRAM存儲單元，包括半導體襯底、形成于所述半導體襯底上的MOS晶體管及電容，所述MOS晶體管的源區與一位線相連，其柵區與一字線相連，其漏區通過一緩沖層與所述電容相連，所述緩沖層的材料為多晶半導體，其特征在于，在所述漏區與所述緩沖層之間還包括金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2～5nm。

7.如權利要求6所述的DRAM存儲單元，其特征在于，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。

8.如權利要求6所述的DRAM存儲單元，其特征在于，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。

9.如權利要求7或8所述的DRAM存儲單元，其特征在于，所述金屬半導體化合物薄膜由金屬與所述漏區的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉑。

10.如權利要求9所述的DRAM存儲單元，其特征在于，所述金屬中還摻入了鎢和/或鉬。

11.一種如權利要求6所述的DRAM存儲單元的制備方法，其特征在于，包括如下步驟：

提供一半導體襯底，并在所述半導體襯底上形成MOS晶體管器件；

在所述MOS晶體管器件的漏區形成金屬半導體化合物薄膜，所述金屬半導體化合物薄膜的厚度為2～5nm；

在所述金屬半導體化合物薄膜上形成緩沖層；

在所述半導體襯底上形成電容，所述電容與所述緩沖層相連。

12.如權利要求11所述的DRAM存儲單元的制備方法，其特征在于，在所述MOS晶體管器件的漏區形成金屬半導體化合物薄膜進一步包括如下步驟：

在所述MOS晶體管器件的漏區上沉積金屬層，所述金屬向所述漏區擴散；

去除所述漏區表面剩余的金屬層；

進行退火，在所述MOS晶體管器件的漏區形成金屬半導體化合物薄膜。

13.如權利要求12所述的DRAM存儲單元的制備方法，其特征在于，在所述漏區上沉積金屬層時的襯底溫度為0～300℃。

14.如權利要求13所述的DRAM存儲單元的制備方法，其特征在于，所述退火的溫度為200～900℃。

15.如權利要求12所述的DRAM存儲單元的制備方法，其特征在于，所述半導體襯底為硅或絕緣層上硅，所述多晶半導體為摻雜多晶硅，所述金屬半導體化合物薄膜為金屬硅化物。

16.如權利要求12所述的DRAM存儲單元的制備方法，其特征在于，所述半導體襯底為鍺或絕緣層上鍺，所述多晶半導體為摻雜多晶鍺，所述金屬半導體化合物薄膜為金屬鍺化物。

17.如權利要求15或16所述的DRAM存儲單元的制備方法，其特征在于，所述金屬半導體化合物薄膜由金屬與所述漏區的半導體層反應生成，其中，所述金屬為鎳、鈷、鈦中的任一種，或鎳、鈷、鈦中的任一種并摻入鉑。

18.如權利要求17所述的DRAM存儲單元的制備方法，其特征在于，所述金屬中還摻入了鎢和/或鉬。

19.如權利要求11所述的DRAM存儲單元的制備方法，其特征在于，該方法還包括將所述MOS晶體管的源區與一位線相連的步驟，以及將所述MOS晶體管的柵區與一字線相連的步驟。