[發明專利]一種高端容錯計算機原型驗證系統及驗證方法

無效

• 申請號: 201110051252.3
• 申請日: 2011-03-03
• 公開（公告）號: CN102122259A
• 公開（公告）日: 2011-07-13
• 發明（設計）人: 王恩東;胡雷鈞;李仁剛
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 栗若木;王漪

技術領域

本發明涉及高端計算機設計領域，具體涉及一種高端容錯計算機原型驗證系統及驗證方法。

背景技術

隨著計算機技術的飛速發展，為了滿足經濟社會發展的需要，高性能、高可靠的計算機系統成為制約社會發展關鍵領域的瓶頸之一。龐大的數據計算和數據分析，復雜的圖形分析和科學預算等信息領域對計算機系統的性能要求極高。因此需要構建龐大的多路計算機系統，以便更好適應當今各領域的應用需求，但是另一方面也陷入了多路計算機系統設計驗證的技術難題中，為提高性能，計算機系統的處理器數量不斷增多，這就需要邏輯龐大的結點控制器芯片組和交叉開關互連路由器芯片組完成系統互連。復雜的計算機系統結構設計和大規模的集成電路芯片組設計都給高端容錯計算機系統的驗證工作帶來了挑戰。

發明內容

本發明要解決的技術問題是，提供一種高端容錯計算機原型驗證系統及驗證方法，能夠在保證系統性能及可靠性的基礎上，使系統互連芯片組協議驗證覆蓋率大大提高，并且使項目驗證開銷大大降低。

為了解決上述技術問題，本發明提出一種高端容錯計算機原型驗證系統，包括多個單結點原型驗證系統和一個互連路由器芯片組，所述多個單結點原型驗證系統之間經所述互連路由器芯片組互聯，其中：

所述單結點原型驗證系統包括：

計算板，為一4路緊耦合計算板；

芯片驗證板，包括2個結點控制器芯片組，其中：每一結點控制器芯片組包括2個現場可編程門陣列(FPGA)芯片，共同承載1個結點控制器的邏輯；

互聯板，包括2個FPGA芯片，其中：每個FPGA芯片提供一個高速互聯端口，用于實現所述計算板中的2路與1個所述結點控制器芯片組之間的協議互聯。

進一步地，上述系統還可具有以下特點：

所述4路緊耦合計算板包括4個CPU，所述4個CPU內部互聯，彼此共享存儲器；

所述多個單結點原型驗證系統中的各CPU之間經所述互連路由器芯片組彼此互聯，共享存儲器。

進一步地，上述系統還可具有以下特點：

所述結點控制器的邏輯包括：高速緩沖存儲器(Cache)一致性控制和互聯網絡接口控制。

進一步地，上述系統還可具有以下特點：

所述芯片驗證板具有網絡接口(NI)；

所述多個單結點原型驗證系統經各自的芯片驗證板上的NI接口與所述互連路由器芯片組相連。

進一步地，上述系統還可具有以下特點：

所述單結點原型驗證系統的個數為4個。

為了解決上述技術問題，本發明還提出一種高端容錯計算機原型驗證方法，包括步驟：

選擇計算板，所述計算板為一4路緊耦合計算板；

選擇芯片驗證板，所述芯片驗證板包括2個結點控制器芯片組，其中：每一結點控制器芯片組包括2個現場可編程門陣列(FPGA)芯片，共同承載1個結點控制器的邏輯；

選擇互聯板，所述互聯板包括2個FPGA芯片，其中：每個FPGA芯片提供一個高速互聯端口，用于實現所述計算板中的2路與1個所述結點控制器芯片組之間的協議互聯；

將所述計算板中的2路經所述互聯板中的1個FPGA芯片連接至所述計算板中的一個結點控制器芯片組，將所述計算板中的另外2路經所述互聯板中的另外1個FPGA芯片連接至所述計算板中的另外一個結點控制器芯片組，從而組成一個單結點原型驗證系統；

使用一個互連路由器芯片組將多個所述單結點原型驗證系統互聯；

執行所述多個所述單結點原型驗證系統中承載的節點控制器的邏輯，并根據執行結果驗證所述邏輯的正確性。

進一步地，上述方法還可具有以下特點：

所述4路緊耦合計算板包括4個CPU，所述4個CPU內部互聯，彼此共享存儲器；

所述多個單結點原型驗證系統中的各CPU之間經所述互連路由器芯片組彼此互聯，共享存儲器。

進一步地，上述方法還可具有以下特點：

所述結點控制器的邏輯包括：高速緩沖存儲器(Cache)一致性控制和互聯網絡接口控制。

進一步地，上述方法還可具有以下特點：

所述芯片驗證板具有網絡接口(NI)；

在將多個所述單結點原型驗證系統互聯時，是將所述多個單結點原型驗證系統經各自的芯片驗證板上的NI接口與所述互連路由器芯片組相連。

進一步地，上述方法還可具有以下特點：

所述單結點原型驗證系統的個數為4個。