[發(fā)明專利]一種高壓LDMOS器件

無效

• 申請?zhí)枺?/td>: 201110050222.0
• 申請日: 2011-03-02
• 公開（公告）號: CN102157560A
• 公開（公告）日: 2011-08-17
• 發(fā)明（設(shè)計(jì)）人: 方健;陳呂赟;管超;王澤華;吳瓊樂;柏文斌;楊毓俊;黎俐
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 周永宏

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域內(nèi)的半導(dǎo)體高壓低阻器件，尤其涉及在體硅上制造的高壓功率器件。

背景技術(shù)

隨著半導(dǎo)體行業(yè)的迅猛發(fā)展，PIC(Power?Integrated?Circuit，功率集成電路)不斷在多個(gè)領(lǐng)域中使用，如電機(jī)控制、平板顯示驅(qū)動(dòng)控制、電腦外設(shè)的驅(qū)動(dòng)控制等等，PIC電路中所使用的功率器件中，LDMOS(Lateral?Double?Diffused?MOSFET，橫向雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)管)高壓器件具有工作電壓高、工藝簡單、易于同低壓CMOS(Complementary?Metal?Oxide?Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)電路在工藝上兼容等特點(diǎn)而受到廣泛關(guān)注。但是對于用Si(硅)材料制成的半導(dǎo)體高壓功率器件，LDMOS器件的正向?qū)娮柘啾扔赩DMOS(Vertical?Double?Diffused?MOSFET，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的大，而較大的正向?qū)娮鑼?dǎo)致了器件尺寸的增大，從而增加了制造成本。圖1是N外延的常規(guī)LDMOS器件結(jié)構(gòu)示意圖，圖中，LDMOS器件包括襯底1、外延層2、漂移區(qū)3、漏區(qū)4、阱區(qū)5、源區(qū)6、漏極7、源極8、柵極9，襯底1為p型，外延層2為n型。當(dāng)LDMOS器件為n型時(shí)，阱區(qū)5為p型，漂移區(qū)3為n^-型，漏區(qū)4、源區(qū)6為n⁺型，反之；當(dāng)LDMOS器件為p型時(shí)，阱區(qū)5為n型，漂移區(qū)3為p^-型，漏區(qū)4、源區(qū)6為p⁺型。圖2是P外延的常規(guī)N溝道LDMOS器件結(jié)構(gòu)示意圖，圖中，LDMOS器件包括襯底1、外延層2、漂移區(qū)3、漏區(qū)4、源區(qū)6、漏極7、源極8、柵極9，襯底1、外延層2為p型，漂移區(qū)3為n^-型，漏區(qū)4、源區(qū)6為n⁺型，漏極7、源極8、柵極9為金屬電極。圖3是P外延的常規(guī)P溝道LDMOS器件結(jié)構(gòu)示意圖，圖中，LDMOS器件包括襯底1、外延層2、漂移區(qū)3、漏區(qū)4、阱區(qū)5、源區(qū)6、漏極7、源極8、柵極9，襯底1、外延層2為p型，阱區(qū)5為n型，漂移區(qū)3為p^-型，漏區(qū)4、源區(qū)6為p⁺型。LDMOS器件中用于承擔(dān)耐壓的漂移區(qū)3需要用低濃度摻雜，但另一方面，要降低LDMOS器件正向?qū)〞r(shí)的導(dǎo)通電阻，又要求作為電流通道的漂移區(qū)3具有高摻雜濃度，這就形成了擊穿電壓BV與導(dǎo)通電阻R_on之間的矛盾。以常見MOS(Metal-Oxide-Semiconductor，金屬-氧化物-半導(dǎo)體)器件為例，其具體關(guān)系式如下：

Ron=LDqμnND=5.39×10-9(BV)2.5]]>(對于N型MOS)

Ron=LDqμpND=1.63×10-8(BV)2.5]]>(對于P型MOS)