[發明專利]隔離型LDMOS的制造方法

有效

• 申請號: 201110009456.0
• 申請日: 2011-01-17
• 公開（公告）號: CN102412155A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 熊濤;劉劍;陳瑜;陳華倫
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種隔離型LDMOS的制造方法，其特征在于，包括如下步驟：

步驟一、在版圖設計過程中，對所述隔離型LDMOS的漏區的離子注入版圖進行變動，使所述漏區的離子注入區和柵極下方的淺溝槽隔離間相隔一橫向距離一；

步驟二、在生產過程中，采用步驟一中所設計的所述漏區的離子注入版圖進行所述漏區的離子注入。

2.如權利要求1所述的隔離型LDMOS的制造方法，其特征在于：所述橫向距離一的大小為0.2μm～0.5μm。

3.如權利要求1所述的隔離型LDMOS的制造方法，其特征在于：步驟二包括如下步驟：

步驟二A、在一P型硅襯底上進行N型離子注入形成深N阱；

步驟二B、采用高壓P阱的離子注入工藝在所述深N阱中形成高壓P阱；

步驟二C、在所述P型硅襯底上形成淺溝槽，在所述淺溝槽中填入氧化硅形成淺溝槽隔離；在要形成柵極區域的下方的所述淺溝槽隔離位于所述深N阱中、且和所述高壓P阱相隔一定距離；

步驟二D、在所述P型硅襯底上形成柵極，所述柵極為多晶硅柵極，所述柵極和所述P型硅襯底表面相隔有柵氧化層，所述柵極橫向覆蓋了部分所述高壓P阱、部分所述柵極下方的所述淺溝槽隔離、以及所述柵極覆蓋的所述高壓P阱和所述淺溝槽隔離間的深N阱；所述柵極所覆蓋的所述高壓P阱形成溝道區；

步驟二E、通過源漏離子注入形成源區和漏區；所述漏區的位置通過步驟一中所設計的所述漏區的離子注入版圖進行定義；使所述漏區位于所述深N阱中、且所述漏區和所述柵極覆蓋的所述淺溝槽隔離間相隔所述橫向距離一；所述源區位于所述高壓P阱中并和所述柵極相鄰。