[發(fā)明專利]一種閃存芯片的測試方法和閃存芯片

有效

• 申請?zhí)枺?/td>: 201110006680.4
• 申請日: 2011-01-13
• 公開（公告）號: CN102592679A
• 公開（公告）日: 2012-07-18
• 發(fā)明（設(shè)計）人: 蘇志強(qiáng);舒清明
• 申請（專利權(quán)）人: 北京兆易創(chuàng)新科技有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08;G11C16/02
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體存儲器技術(shù)領(lǐng)域，特別是涉及一種閃存芯片的測試方法和閃存芯片。

背景技術(shù)

為了驗證存儲器產(chǎn)品的正確性，在產(chǎn)品出廠前會進(jìn)行一連串的測試流程。這些存儲產(chǎn)品可以包括非揮發(fā)性存儲器產(chǎn)品(例如，快閃存儲器FlashMemory，或是可電除可編程只讀存儲器EEPROM等)，也可以包括一次性可編程OTP類存儲器。一般的測試流程可以包括產(chǎn)品管腳(pin)的短路/斷路測試、邏輯功能測試、電擦除特性測試(以判斷該揮發(fā)性存儲器內(nèi)的資料是否可以被電擦除且再寫入新資料)、程序碼測試(將寫入該非揮發(fā)性存儲器的程序碼讀出并與該寫入程序碼作比對，以判斷該非揮發(fā)性存儲器的讀寫動作是否正確)等等。

其中，在對閃存(Flash?Memory)芯片進(jìn)行邏輯功能測試時通常會借助ATE(Automatic?Test?Equipment，自動測試設(shè)備)采用CKB(Checkboardpattern，棋盤格圖形)向量來進(jìn)行測試。通常情況下，采用此種方式來對閃存芯片進(jìn)行邏輯功能測試時，需要ATE對芯片所有地址空間發(fā)一個寫操作指令，當(dāng)所需執(zhí)行寫操作的空間較多時，所花費(fèi)的時間就會較長。例如，對于一個4M?Bytes地址空間，則需要4M次指令，如果ATE每發(fā)出一次寫操作指令的時間為300ns，那么發(fā)出所有寫操作指令則需要1.2s。現(xiàn)有的測試通常會同時對多個芯片進(jìn)行并行測試，即ATE同時對多個芯片發(fā)出寫操作指令，因為每個芯片的測試時間并不會完全相同，需要等待所有的芯片的第一次寫操作指令完成后，ATE才能發(fā)出第二次寫操作指令時，這就增加了測試的時間。

例如，ATE對多個芯片進(jìn)行program和verify操作時，首先需要對多個芯片同時發(fā)出第一次操作指令，所有芯片完成第一次的program和verify后，可能還有部分或者全部芯片里的存儲單元(cell)需要再次進(jìn)行program和verify，那么ATE需要對多個芯片再次發(fā)出第二次操作指令，然后等待所有芯片完成第二次操作指令，如此往復(fù)，直到所有芯片的存儲單元全部通過verify。因為每個芯片完成操作指令的時間不同，例如，第一個芯片完成的時間為4s，其余芯片完成的時間為6s，那么ATE需要在6s后才會發(fā)出第二次指令，第一個芯片則需要等待2s后才能進(jìn)行第二次操作，若第二次操作時各芯片與第一次操作時完成的時間相同，則第一個芯片需要再次等待，如此往復(fù)，執(zhí)行幾次操作，則需要進(jìn)行幾次等待，這就增加了并行測試的時間。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種閃存芯片的測試方法和閃存芯片，能夠減少并行測試的時間。

為了解決上述問題，本發(fā)明公開了一種閃存芯片的測試方法，包括以下步驟：

外部測試機(jī)臺對并行測試的待測芯片發(fā)出一個操作指令；

待測芯片執(zhí)行操作指令；

待測芯片內(nèi)部的狀態(tài)機(jī)自動發(fā)送操作指令給待測芯片，完成待測芯片的測試。

進(jìn)一步地，所述方法還包括：

在所述待測芯片執(zhí)行操作指令之后，校驗待測芯片內(nèi)的所有存儲單元是否通過測試，若是，則停止操作；反之，則狀態(tài)機(jī)機(jī)自動發(fā)送操作指令給待測芯片。

進(jìn)一步地，所述方法還包括：

在待測芯片的所有存儲單元通過測試后，狀態(tài)機(jī)將測試通過信號返回給外部測試機(jī)臺。

為了解決上述問題，本發(fā)明還公開了一種閃存芯片，包括：

操作指令接收模塊，用于接收操作指令；

狀態(tài)機(jī)，對外部測試機(jī)臺的發(fā)出的操作指令進(jìn)行智能分析，并自動發(fā)出操作指令給操作指令接收模塊。

進(jìn)一步地，所述閃存芯片還包括校驗?zāi)K，校驗閃存芯片的執(zhí)行結(jié)果，并將結(jié)果發(fā)送給狀態(tài)機(jī)。

進(jìn)一步地，所述狀態(tài)機(jī)為邏輯控制單元。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：

本發(fā)明的閃存芯片的測試方法和閃存芯片，通過每個待測芯片內(nèi)的狀態(tài)機(jī)根據(jù)每個待測芯片的校驗結(jié)果進(jìn)行判斷并發(fā)出操作指令，使待測芯片在接收外部測試機(jī)臺的統(tǒng)一發(fā)出的操作指令后能夠獨(dú)立完成測試，無需等待其余待測芯片完成后，再由外部測試機(jī)臺發(fā)出操作指令，減少了測試等待的時間，且在后續(xù)的操作中無需跟外部測試機(jī)臺進(jìn)行交互，進(jìn)一步的減少了測試的時間。

附圖說明

圖1是本發(fā)明的一種閃存芯片的測試方法實施例一的流程圖；

圖2是本發(fā)明的一種閃存芯片的測試方法實施例二的流程圖；

圖3是本發(fā)明的一種閃存芯片實施例一的結(jié)構(gòu)示意圖；

圖4是本發(fā)明的一種閃存芯片實施例二的結(jié)構(gòu)示意圖。

具體實施方式