[發明專利]手機處理器兼容多種芯片的方法

無效

• 申請號: 201110004408.2
• 申請日: 2011-01-11
• 公開（公告）號: CN102081538A
• 公開（公告）日: 2011-06-01
• 發明（設計）人: 董強
• 申請（專利權）人: 上海華勤通訊技術有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445;H04M1/725
• 代理公司: 上海麥其知識產權代理事務所(普通合伙) 31257
• 代理人: 董紅曼

技術領域

本發明涉及移動通訊設備控制方法，特別涉及一種手機處理器兼容多種芯片的方法。

背景技術

現有技術，一個手機程序一般僅支持一種NandFlash和DDR?SDRAM芯片配置，如果更換NandFlash和DDR?SDRAM，需要重新調整程序參數，重新編譯程序后才可以使用。由于不能使用同一個程序來兼容不同的硬件，一套代碼需要對每種存儲芯片配置修改生成各自的程序，對于生產和開發調試需要多耗費大量的時間。

Nand?Flash+DDR?SDram?MCP芯片：是指把Nand?Flash芯片和DDR?SDRAM芯片封裝在同一個芯片封裝里，使用時兩部分各自獨立運行。使用該芯片可以減小PCB板上放置NandFlash和DDR?SDRAM存儲器的面積，有利于產品小型化。容量為2Gb?Nand?Flash+1GbDDR?SDRAM的常用型號有MICRON的MT29C2G24MAAAAHAKC-5?IT，ELPIDA的EHD013111MA，和HYNIX的H8BC0SI0MBR-46M。

手機啟動引導程序：是指手機軟件系統在系統加電后運行的第一段軟件代碼，它的主要工作是初始化硬件設備，加載操作系統到內存中，并且啟動操作系統。通常啟動引導程序還有通過USB口或者串口下載操作系統代碼到手機存儲器的功能。

手機處理器DDR?SDRAM時鐘頻率控制：手機系統在處于睡眠模式時，一般需要把DDRSDRAM的時鐘頻率降低，以節省電能。以高通QSC6270手機芯片為例，它的DDR?SDRAM正常工作頻率為92.1MHz，可以降低到61.44MHz和9.6MHz來運行。手機在處于啟動階段時，一般需要先在低速SDRAM時鐘下運行，待硬件初始化完畢后，再切換到高速SDRAM時鐘下運行。

DDR?SRAM的配置參數一般包含TRFC?TRP?TRAS?TRC?TMRD?TXP?TXSR?TWRTRCD?TDAL?TRRD，不同廠家略有不同。

由于Nand?Flash和DDR?SDRAM均為存儲器，后面使用存儲器來統稱兩者。

有鑒于此，本領域技術人員針對上述問題，提供了一種手機處理器兼容多種芯片的方法。

發明內容

本發明提供了一種手機處理器兼容多種芯片的方法，克服了現有技術的困難，能夠用同一個程序兼容多家存儲器芯片，通過一次程序編譯即可下載到不同硬件配置的電路板上，可以節省軟件編譯、生產、測試環節的時間和步驟，降低生產、開發和測試成本。

本發明采用如下技術方案：

本發明提供了一種手機處理器兼容多種芯片的方法，包括啟動階段和系統驅動程序；

所述啟動階段包括以下步驟：

(11)手機上電，Boot程序啟動；

(12)配置系統時鐘頻率；

(13)讀取NandFlash?ID；

(14)判斷是否是已知型號Nand?Flash?ID，若是，則執行步驟(16)，若否，則執行步驟(15)；

(15)配置默認SDRAM時序，執行步驟(17)；

(16)獲取對應DDR?SDRAM參數，配置到SDRAM控制器；

(17)加載并啟動操作系統；

所述系統驅動程序包括以下步驟：

(21)驅動程序更改DDR控制器參數；

(22)獲取當前時鐘頻率下的DDR配置參數；

(23)判斷Nand?Flash?ID是否已經讀取，若是，則執行步驟(25)，若否，則執行步驟(24)；

(24)讀取Nand?Flash?ID；

(25)根據Nand?Flash?ID找出并配置對應SDRAM芯片的參數。

優選地，所述步驟(21)的觸發條件為系統DDR?SDRAM時鐘頻率改變。

由于采用了上述技術，與現有技術相比，本發明的手機處理器兼容多種芯片的方法能夠用同一個程序兼容多家存儲器芯片，通過一次程序編譯即可下載到不同硬件配置的電路板上，可以節省軟件編譯、生產、測試環節的時間和步驟，降低生產、開發和測試成本，硬件電路板通過軟件兼容，針對不同的芯片做出獨立的參數配置，在系統運行時可以達到于各自芯片的最佳性能。

以下結合附圖及實施例進一步說明本發明。

附圖說明

圖1為本發明的手機處理器兼容多種芯片的方法的啟動階段流程圖；

圖2為本發明的手機處理器兼容多種芯片的方法的系統驅動程序流程圖。

具體實施方式

下面通過圖1至2來介紹本發明的一種具體實施例。

實施例1