[發明專利]電路板及其制造方法

有效

• 申請號: 201080062047.0
• 申請日: 2010-12-10
• 公開（公告）號: CN102742372A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 長沼伸幸;高橋通昌;青山雅一
• 申請（專利權）人: 揖斐電株式會社
• 主分類號: H05K3/46
• 分類號: H05K3/46
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明涉及一種具有多層芯部的電路板及其制造方法。

背景技術

在專利文獻1中公開的電路板的芯部是兩片電路基板夾持粘接部件而構成的。粘接部件具有填充了導電性糊劑的貫通孔。

在專利文獻2中公開的電路板的芯部是兩片以上的基板層疊而構成的，上述基板具有填充了導電性糊劑的貫通孔。

專利文獻1：日本專利申請公開平7-147464號公報

專利文獻2：日本專利申請公開平7-263828號公報

發明內容

發明要解決的問題

專利文獻1所記載的電路板沒有構成考慮了布線空間的結構。具體地說，各層的形成在孔內的導體(層間連接導體等)沒有構成堆疊體結構，因此認為布線空間被壓縮，不利于形成高密度布線。

另外，在專利文獻2所記載的電路板中，在所有層的孔內填充導電性糊劑，因此認為導通電阻變高。

本發明是鑒于這種情形而完成的，目的在于容易地制造一種電特性優異的電路板。

用于解決問題的方案

本發明的第一觀點所涉及的電路板將表面和背面中的一面設為第一面，將另一面設為第二面，該電路板具有：從上述第一面向上述第二面依次層疊的第一絕緣層、第二絕緣層以及第三絕緣層；第一導體，其是對貫通上述第一絕緣層的第一孔填充鍍膜而成的；第二導體，其是對貫通上述第二絕緣層的第二孔填充導電性糊劑而成的；以及第三導體，其是對貫通上述第三絕緣層的第三孔填充鍍膜而成的，其中，上述第一導體、上述第二導體以及上述第三導體同軸配置且相互導通。

本發明的第二觀點所涉及的電路板的制造方法包括以下步驟：準備第一絕緣層，該第一絕緣層具有對貫通孔填充鍍膜而成的第一導體；準備第二絕緣層，該第二絕緣層具有對貫通孔填充導電性糊劑而成的第二導體；準備第三絕緣層，該第三絕緣層具有對貫通孔填充鍍膜而成的第三導體；以將上述第一導體、上述第二導體以及上述第三導體同軸配置的方式，由上述第一絕緣層和上述第三絕緣層夾持上述第二絕緣層來形成層疊體；以及對上述層疊體進行加壓和加熱，來使上述第一導體、上述第二導體以及上述第三導體相互導通。

此外，“準備”除了購買材料、部件來自己制造以外，還包括購買成品來使用的情況等。

另外，“加壓和加熱”可以同時進行，也可以分開進行。

發明的效果

根據本發明，能夠容易地制造出電特性優異的電路板。

附圖說明

圖1是本發明的實施方式所涉及的電路板的截面圖。

圖2A是表示填充堆疊體的第一配置的俯視圖。

圖2B是表示填充堆疊體的第二配置的俯視圖。

圖3是用于說明填充堆疊體的尺寸、形狀的截面圖。

圖4是用于說明填充堆疊體的尺寸、形狀的俯視圖。

圖5是表示本發明的實施方式所涉及的電路板的制造方法的流程圖。

圖6A是用于說明第二基板的制造方法的第一工序的圖。

圖6B是用于說明圖6A的工序的后續的第二工序的圖。

圖6C是用于說明圖6B的工序的后續的第三工序的圖。

圖7是表示制造出的第二基板的圖。

圖8A是用于說明第一基板和第三基板的制造方法的第一工序的圖。

圖8B是用于說明圖8A的工序的后續的第二工序的圖。

圖8C是用于說明圖8B的工序的后續的第三工序的圖。

圖9A是表示制造出的第一基板的圖。

圖9B是表示制造出的第三基板的圖。

圖10是用于說明形成層疊體的工序的圖。

圖11是用于說明加壓工序的圖。

圖12A是用于說明在絕緣層中形成孔的工序的圖。

圖12B是用于說明鍍處理工序的圖。

圖13是表示變更了填充堆疊體的數量的其它例的截面圖。

圖14是表示圖13的例子的第一配置的俯視圖。

圖15是表示圖13的例子的第二配置的俯視圖。

圖16是表示沒有配置成同心圓狀的全棧結構的截面圖。

圖17是表示不是全棧結構的電路板的截面圖。

圖18是表示變更了填充堆疊體的尺寸的其它例的俯視圖。

圖19A是表示填充導體等的橫截面的形狀的第一其它例的圖。

圖19B是表示填充導體等的橫截面的形狀的第二其它例的圖。