[發明專利]用于DRAM故障校正的位替代技術

無效

• 申請號: 201080061838.1
• 申請日: 2010-11-10
• 公開（公告）號: CN102714061A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: F·A·韋爾;E·特塞恩;T·福格爾桑
• 申請（專利權）人: 拉姆伯斯公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C29/18;G11C11/40;G06F11/10
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

技術領域

本公開涉及用于半導體存儲器裝置的容錯技術。更具體地，本公開涉及使用位替代技術來重映射故障存儲器單元到替代單元的存儲器裝置。

背景技術

隨著DRAM裝置的特征尺寸連續減小，保持存儲器單元容量的現有水平逐漸變得困難。因此，隨著特征尺寸連續減小，存儲器單元容量也下降，這造成數據保持時間相應下降。這意味著更大百分比的存儲器單元不能滿足最小數據保持時間要求，這對DRAM裝置的制造增長有不利影響。

附圖說明

圖1根據公開的實施方案示出存儲器系統。

圖2A根據公開的實施方案示出存儲器裝置。

圖2B根據公開的實施方案示出存儲數據的數據字模元件。

圖2C根據公開的實施方案示出存儲標簽信息的標簽字模元件。

圖3A根據公開的實施方案示出用于讀取操作的標簽匹配電路。

圖3B根據公開的實施方案示出具有奇偶邏輯和流水線寄存器的標簽匹配電路。

圖3C根據公開的實施方案示出讀取操作的正時。

圖4A根據公開的實施方案示出用于寫入操作的標簽匹配電路。

圖4B根據公開的實施方案示出具有支持流水電路的電路的標簽字模元件。

圖4C示出根據公開的實施方案用于寫入操作的正時。

圖5A提供根據公開的實施方案用于具有單個額外的標簽列的存儲器裝置的錯誤分析。

圖5B根據公開的實施方案提供具有兩個額外的標簽列的存儲器裝置的錯誤分析。

圖6A根據公開的實施方案展示示出DRAM裝置和相關聯的DRAM映射在DRAM模塊制造器和系統集成器之間如何發送的示意圖。

圖6B根據公開的實施方案展示示出標簽信息在存儲器裝置中如何初始化的流程圖。

圖7根據公開的實施方案展示示出故障存儲器單元如何重映射的流程圖。

具體實施方式

概述

在公開的實施方案中，描述了一種使用新的位替代技術重映射故障存儲器單元到替代單元的存儲器裝置。該存儲器裝置保持在動態存儲中的標簽信息和替代數據位(一個或多個)，其中該標簽信息保持追蹤故障(例如弱)存儲器單元。在涉及故障存儲器單元的存儲器訪問中，該存儲器裝置映射替代數據單元代替故障存儲器單元。識別故障單元的地址信息存儲在動態存儲器裝置中。該地址信息使得動態存儲器裝置高效地重映射故障單元到替代單元。

此外，在一些實施方案中，新的位替代技術可以與錯誤校正編碼(ECC)技術一起使用。以此方式，新的位替代技術可以用來重映射已知的故障存儲器單元到替代單元，同時ECC技術可以用來校正在系統操作中引起的假的瞬時錯誤。

在下文描述新的位替代技術的各種實施方案，但首先描述使用該技術的存儲器系統。

系統

圖1根據公開的實施方案示出存儲器系統100。該存儲器系統一般可以是任何類型計算機系統的一部分，包括但不限于，基于微處理器的計算機系統、大型計算機、數字信號處理器、便攜式計算裝置、個人備忘記事薄、蜂窩電話、裝置控制器、或在電器中的計算機引擎。

存儲器系統100包括控制器或處理器102，該控制器或處理器與一個或多個動態隨機存取存儲器裝置(下文“動態存儲器裝置”)通信，包括動態存儲器裝置110。該控制器或處理器102一般可以是單機芯片或可以是包括為片上系統(SOC)、處理器、與存儲器裝置(如存儲控制器或處理器)通信的計算機系統的任何類型的一部分。控制器或處理器102還可以連接到非易失性存儲器裝置104，如閃存存儲器。

動態存儲器裝置110可以是任何類型的隨機存取存儲器裝置，如同步DRAM，該裝置在需要定期刷新的動態存儲器單元中存儲數據。更具體地，動態存儲器裝置110包含一組用來存儲數據114的動態存儲器單元，以及一組用來存儲標簽信息112的替代動態存儲器單元。該標簽信息112包括包含用于在該組動態存儲器單元中的預定故障單元的替代數據位的數據單元，以及包含識別故障單元的位置(一個或多個)的地址位。更具體地，標簽信息112可以包括“列地址”信息、“列選擇”信息、“替代數據位”信息及“使能控制”信息。(“弱”單元是因為任何原因在任何規定的操作不能在規定的保持時間內存儲“1”、“0”、或兩者的單元。“弱”單元屬于所有單元的保持時間分布的較低保持時間尾部。“故障”單元可以包括弱單元，但可以更具體地包括因為任何原因故障的任何單元。)