[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201080056072.8
• 申請日: 2010-12-03
• 公開（公告）號: CN102652330A
• 公開（公告）日: 2012-08-29
• 發明（設計）人: 近間義雅;錦博彥;太田純史;水野裕二（已死亡）;原猛;會田哲也;鈴木正彥;竹井美智子;中川興史;春本祥征
• 申請（專利權）人: 夏普株式會社
• 主分類號: G09F9/30
• 分類號: G09F9/30;G02F1/1368;G09F9/00;H01L21/336;H01L29/786
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳

技術領域

本發明涉及具備薄膜晶體管的半導體裝置及其制造方法。

背景技術

有源矩陣型的液晶顯示裝置和有機EL顯示裝置一般包括：按每像素形成有薄膜晶體管(Thin?Film?Transistor，以下，“TFT”)作為開關元件的基板(以下，“TFT基板”)；形成有對置電極和彩色濾光片等的對置基板；和設置在TFT基板與對置基板之間的液晶層等光調制層。

在TFT基板形成有：多個源極配線；多個柵極配線；分別配置在它們的交叉部的多個TFT；用于向液晶層等光調制層施加電壓的像素電極；和輔助電容配線和輔助電容電極等。此外，在TFT基板的端部設置有用于將源極配線和柵極配線分別連接至驅動電路的輸入端子的端子部。驅動電路既可以在TFT基板上形成，也可以在另外的基板(電路基板)上形成。

TFT基板的結構公開在例如專利文獻1中。以下，參照附圖說明專利文獻1中公開的TFT基板的結構。

圖12(a)是表示TFT基板的概略的示意的平面圖，圖12(b)是表示TFT基板的一個像素的放大平面圖。此外，圖13是圖12所示的半導體裝置的TFT和端子部的截面圖。

如圖12(a)所示，TFT基板具有多個柵極配線2016和多個源極配線2017。由這些配線2016、2017包圍而成的各個區域2021成為“像素”。在TFT基板中的形成像素的區域(顯示區域)以外的區域2040，配置有用于將多個柵極配線2016和源極配線2017分別與驅動電路連接的多個連接部2041。各連接部2041構成用于與外部配線連接的端子部。另外，在本說明書中，將配置多個端子部的TFT基板的區域2040稱為“端子配置區域”。

如圖12(b)和圖13所示，以覆蓋成為像素的各區域2021的方式設置有像素電極2020。此外，在各區域2021形成有TFT。TFT具有：柵極電極G；覆蓋柵極電極G的柵極絕緣膜2025、2026；配置在柵極絕緣膜2026上的半導體層2019；和分別與半導體層2019的兩個端部連接的源極電極S和漏極電極D。TFT由保護膜2028覆蓋。在保護膜2028與像素電極2020之間形成有層間絕緣膜2029。TFT的源極電極S與源極配線2017連接，柵極電極G與柵極配線2016連接。此外，漏極電極D在接觸孔2030內與像素電極2020連接。

此外，與柵極配線2016平行地形成有輔助電容配線2018。輔助電容配線2018與輔助電容連接。此處，輔助電容包括：由與漏極電極相同的導電膜形成的輔助電容電極2018b；由與柵極配線相同的導電膜形成的輔助電容電極2018a；和位于它們之間的柵極絕緣膜2026。

在從各柵極配線2016或源極配線2017延伸的連接部2041上，不形成柵極絕緣膜2025、2026和保護膜2028，而以與連接部2041的上表面接觸的方式形成有連接配線2044。由此，連接部2041與連接配線2044的電連接被確保。

另外，如圖13所示，在液晶顯示裝置，TFT基板2013配置成：夾著液晶層2015，與形成有對置電極和/或彩色濾光片的基板2014相對。

在制造這樣的TFT基板時，優選將成為像素的區域2021(也稱為“像素部”)和端子部利用共同的工藝形成，抑制掩模數和工序數的增大。

當要制造上述TFT基板時，需要對柵極絕緣膜2025、2026和保護膜2028中的位于端子配置區域2040的部分、以及柵極絕緣膜2025和保護膜2028中的位于形成輔助電容的區域的部分進行蝕刻。在專利文獻1中公開有如下技術：使用有機絕緣膜形成層間絕緣膜2029，以此為掩模，對這些柵極絕緣膜2025、2026和保護膜2028進行蝕刻。

另一方面，近年來，提案有代替硅半導體膜使用氧化鋅等氧化物半導體膜形成TFT的活性層的方式。將這樣的TFT稱為“氧化物半導體TFT”。氧化物半導體具有比非晶硅高的遷移率。因此，氧化物半導體TFT能夠以比非晶硅TFT高的高速進行動作。此外，氧化物半導體膜以比多晶硅膜簡單的工藝形成，因此在需要大面積的裝置中也能夠應用。

但是，在具有底柵結構的氧化物半導體TFT，在TFT的制作工藝中、例如熱處理工序等，可能會由于氧缺陷而產生載流子電子從而電阻變低。此外，在源極-漏極電極的蝕刻工序和/或層間絕緣膜的形成工序，存在位于其下方的氧化物半導體膜容易受到損傷的問題。